寄生容量がCTジェネレータの共振周波数を変化させる

寄生容量がCTジェネレータの共振周波数を変化させる

抽象

共振型CTジェネレータは、共振インダクタと共振コンデンサによって設定される共振周波数に基づいて設計されています。ジェネレータが組み立てられると、PCB配線、トランス巻線、ケーブル、シールドなどが共振コンデンサと並列に浮遊容量として加わります。周波数が5%シフトすると、Q=5の場合、出力電力の約19%が失われ、共振型ジェネレータの約30%は、集積化の際に再調整が必要になります。本稿では、このシフトを定量化し、抑制および補償の手順を示します。

はじめに

中級および高級CT発電機は共振コンバータを使用する。一般的な形式としては、直列共振コンバータ、並列共振コンバータ、およびLLCコンバータがある。共振タンクはインバータと高電圧トランスの間に配置される。

共振動作により、ゼロ電圧またはゼロ電流スイッチング、高電力密度、低EMI、および高速kVスイッチングが実現します。設計周波数は通常50kHz～200kHzの範囲にあり、タンク回路によって設定されます。

f_r = 1 / (2π · √(L_r · C_r))

ここで、L_rは共振インダクタンス、C_rは共振容量である。

実際の発電機は、単純な二次回路ではありません。プリント基板の配線、変圧器の巻線、高電圧ケーブル、乗算器のコンデンサ、ヒートシンク、シールドなど、すべてに浮遊容量が存在します。これらの浮遊容量は共振コンデンサと並列に接続され、共振点を低下させます。

共振型CT装置の約30%は、システム統合時に再調整が必要となり、その主な原因は寄生容量である。本稿では、このずれを定量化し、抑制および補償の手順を示す。

2. コアメカニズム

2.1 等価タンク値

ハーフブリッジ直列共振コンバータの場合、設計周波数は理想的なタンクから得られます。

f_r0 = 1 / (2π · √(L_r · C_r))

ここで、f_r0は設計共振周波数、L_rは共振インダクタンスである。

巻線容量C_w、配線容量C_trace、およびスイッチ出力容量C_ossはすべて同じノードに位置します。これらは共振容量に加算されます。

C_eq = C_r + C_w + C_trace + C_oss

ここで、C_eqは共振節における等価値である。

実際の周波数は等価値に従うため、常に設計値以下となる。

f_r_actual = 1 / (2π · √(L_r · C_eq))

ここで、f_r_actualはタンクが実際に稼働する周波数です。

C_r = 10 nF、総浮遊容量を1 nFとします。比率は、次の2つの値のみに依存します。

f_r_actual / f_r0 = √(C_r / C_eq) = √(10 / 11) ≈ 0.953

ここで、比率はどちらの場合も同じL_rを仮定している。

周波数は4.7%低下します。発電機がタンクに組み込まれると、5%の変動が通常の範囲となります。

2.2 利得と電力伝送

直列共振コンバータにおける電圧利得は、動作点が共振点から離れるにつれて低下する。

M = 1 / √[1 + Q² · (f_n − 1/f_n)²]

ここで、Qは品質係数、f_n = f_sw / f_r_actualは正規化されたスイッチング周波数である。

スイッチング周波数 f_sw を設計値に固定し、タンクを 5% 低い状態で運転します。すると f_n = 1.05 になります。Q = 5 の場合、ゲインは次のようになります。

M = 1 / √[1 + 25 · (1.05 − 1/1.05)²] ≈ 0.81

ここで、25はQ²であり、括弧内にはデチューニング項が含まれる。

ゲインが1から0.81に低下するため、出力電力は約19%減少します。これが、周波数が5%変化すると出力が20%低下するという法則の根拠となる仕組みです。

2.3 分散型およびアセンブリ依存型の浮遊粒子

浮遊容量は単一の要素ではありません。変圧器の巻線間容量は、巻線構造、絶縁紙、および油に依存します。配線容量は、基板材料、配線幅、および接地パターンに依存します。ケーブル容量は、長さとシールド接地に依存します。

これらの値は試作段階ではモデル化が困難です。発電機が筐体内に組み立てられた後に現れ、温度によって変化します。

2.4 リンギングとEMI

浮遊容量は高周波モードも発生させます。スイッチング高調波がこれらのモードのいずれかに重なると、ループ内で電流スパイクと電圧リンギングが発生します。スイッチング損失が増加し、それに伴って伝導性EMIも増加します。

抑制機能のないCTユニットの測定値は、150kHz～1MHzの周波数帯において、伝導性EMIの制限値を6～10dB超過する。

2.5 実例

共振インダクタンス50 µH、C_r 50.7 nFの100 kHz用に設計されたジェネレータを考えます。組み立て後の測定された浮遊容量は8 nFなので、タンクは次の周波数で動作します。

f_r_actual = 1 / (2π · √(50 µH · 58.7 nF)) ≈ 92.8 kHz

ここで、58.7 nFはC_rに8 nFの浮遊容量を加えた値です。

シフト量は7.2%で、動作点を誘導性領域の端に押し上げるのに十分な値です。トランスの二次側にトリムインダクタを取り付けることで、動作点を元の位置に戻すことができます。

L_comp = 1 / ((2π · 100 kHz)² · 8 nF) − 50 µH ≈ 266.6 µH

ここで、L_compは追加インダクタンス、100kHzは目標周波数である。

センダストやフェライトなどの低損失コアを使用し、飽和電流を共振電流のピーク値より高く保ってください。飽和部分は、トリムではなく歪みを発生させます。

図1 — 8 nFの浮遊容量が100 kHzのタンク回路を92.8 kHzに変化させ、出力の19%を消費する様子。

3. エンジニアリング上の課題

課題1：プロトタイプと統合システムのチューニングが異なる

基板単体では、ケーブル、シールド、およびマルチプライヤー回路は存在しません。浮遊容量は小さく、共振周波数は設計周波数付近にあります。組み立て後、浮遊容量は10～30%増加するため、共振点が低下します。

すると、スイッチング周波数が誘導性領域の境界付近に落ち着く。ゼロ電圧スイッチングが失敗し、スイッチング素子が過熱する。

問題点2：巻線構造が迷走電流の総量を増加させる

変圧器は浮遊容量の主な発生源です。層間容量、一次・二次間容量、およびフライングリード構造はすべて浮遊容量に影響を与えます。銅損を低減するために巻線層を追加すると、層間容量も増加します。

セグメント化された巻線は処理時間を短縮するが、セグメント間の大きな電位差はそれ自体が静電容量を増加させる。

課題点3：デュアルソースCTにおけるチャンネル間のカップリング

二重電源型変流器は、1つの高電圧区画内に2つの発電機を収容する。2つのタンクは、共通の接地、遮蔽板、および熱構造を介して結合される。

チャネルAを切り替えると、チャネルBにコモンモード電流が注入され、チャネルBの実効浮遊容量が変化する。その結果、2つの共振点がずれ、投与量の一貫性を維持することが難しくなる。

4. 設計手順

戦略1：ストレイをモデル化し、証拠金を保持する

実際の変圧器モデル、PCBレイアウト、およびケーブル配線に対して3D電磁界シミュレーションを実行します。Ansys Q3DとKeysight EMProはどちらもこの手順に対応しています。主共振コンデンサには15～25%のマージンを確保してください。

C_r_design = C_r_calculated / (1 + 20%)

ここで、C_r_designは選択された値であり、C_r_calculatedは理想的なタンクから計算された値です。このマージンにより、浮遊容量が20%増加しても、タンクは目標スイッチング周波数に近い状態を維持します。

戦略2：変圧器の巻線容量を削減する

サンドイッチ構造、インターリーブ構造、または箔巻き構造は、一次側と二次側の静電容量を低減します。高電圧巻線セクション間に低誘電率絶縁層を設けることで、層間静電容量を低減できます。巻線幅を狭くし、層間隔を広げることも効果的です。これらの変更後、測定された高周波変圧器は、その値の30～50%を失います。

戦略3：低寄生共振コンデンサを使用する

共振コンデンサは、ノードに独自のESLと浮遊結合をもたらします。ESLとESRが低く、自己共振周波数が動作帯域よりはるかに高い部品を選択してください。公差が厳しい部品を選ぶことも重要です。なぜなら、エンジニアはタンクポイントを測定する代わりに計算できるからです。

戦略4：制御ループ内でタンクの位置を追跡する

デジタルコントローラは共振電流のゼロクロスを検出し、f_swを調整できます。±10%のドリフトをカバーし、ゼロ電圧スイッチングが温度変化や経年劣化に耐えられるようにします。

一般的なトラッキングループでは、周波数を1kHz刻みで変化させ、100µs以内に安定させる。

戦略5：2つのチャネルをシールドして隔離する

デュアルソース発電機では、各コンバータに専用のシールドコンパートメントと専用の接地母線を設けます。結合ノードにはコモンモードチョークとYコンデンサを追加します。シールドループ電流が流れないように、片側接地の二重シールド高電圧ケーブルを使用します。

この処置後、チャンネル間のクロストークは20dB以上低下し、線量と画質が安定する。

戦略6：クリティカルノードにトリムネットワークを追加する

測定された浮遊容量が大きすぎる場合、トランスの二次側または乗算器の入力側に小さなインダクタを挿入することで、その一部を打ち消すことができます。

L_comp = 1 / ((2π · f_r0)² · C_parasitic) − L_r

ここで、C_parasiticは測定された浮遊容量、f_r0は目標周波数である。

トリムインダクタは共振電流の実効値に合わせてサイズを決定し、浮遊容量を小さく保つ。 フィルムコンデンサ 乗算器入力全体にわたって、損失を増やすことなく高周波モードを抑制する効果もある。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	60秒間、1.5倍の高電圧試験
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms
1MHzにおけるESR	50 mΩ未満	-
ループインダクタンス（E40コード）	8 nH未満	端子間隔40mm
絶縁抵抗	500V DCで10GΩ以上	25℃、相対湿度60％
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ
パルスdv/dt機能	50 kV/µs以上	定格電圧で

5. 共振タンク用HVCコンデンサ

共振コンデンサが温度、バイアス、および時間に対してその値を維持している場合、タンクはその周波数を維持します。HVCは、東莞にある6,000平方メートルの自社工場で、1kVから150kVの範囲で、低ESLと厳密な公差を備えたN4700部品を製造しています。

ここで重要な6つのパラメータ

• 100 kHzにおけるESLは2～5 nH、ESRは0.1 Ω以下です。自己共振周波数は50～200 kHzの動作帯域を大きく上回っているため、コンデンサ自体が新たなモードを発生させることはありません。
• ループインダクタンスが低いパッケージ。 HVCT8GおよびHVCT9G ネジ端子本体は、端子間隔40mmにおいて、取り付けループを8nH以下に保持します。
• バッチ許容誤差は±5%以内。共振調整は計算で行えるようになり、試作の反復回数が削減される。
• 定格電圧の0.8倍において、部分放電（PD）は5 pC未満です。工場での徹底したスクリーニングにより、持続的な高周波ストレス下で放電する可能性のある内部空隙が除去されています。
• マッチングされた受動部品。 HVR-BSP 厚膜抵抗器 仕切り板とスナバーの位置を同じタンク内に収める。
• 温度変化に対する除算精度。 HVRGXPサンプリング抵抗器 N4700部品の温度係数に合わせる。

配送とサポート

標準部品は4～8週間、カスタム値および公差設定は6～10週間で出荷されます。これは、上記のブランドの標準的な納期である20～30週間と比べて大幅に短縮されています。HVCアプリケーションエンジニアリングは、タンクモデリング、浮遊容量の検証、周波数追跡設定をサポートします。

トポロジー、目標周波数範囲、トランスの図面、および測定された浮遊容量をお送りください。HVCは、部品番号、ESRおよび自己共振データ、2サンプル評価キットを含むコンデンサマッチングシートを5営業日以内に返送します。 整流ダイオード 乗算器段も同じ工場で製造されています。

相互参照データ ビシェイ HVCC、村田製作所製DHS/DHR、およびTDK製UHVシリーズはご要望に応じてご提供可能です。

6。 よくある質問

Q1：システム統合後に共振周波数が低下するのはなぜですか？

組み立てられたジェネレーターは、共振コンデンサーと並列に浮遊容量を追加するため、PCB配線、トランスの巻線、高電圧ケーブル、シールド、ヒートシンクなどが影響します。f_r_actual = 1 / (2π · √(L_r · C_eq)) であり、C_eq が C_r より大きいため、タンクは設計値より低い値で動作する必要があります。10 nF のタンクに 1 nF の浮遊容量があると、4.7% の低下が生じます。

Q2：周波数を5%シフトさせるには、どれくらいの出力電力が必要になりますか？

Q = 5 で約 19% です。スイッチング周波数を設計点に固定し、タンクを 5% 低く動作させると、正規化周波数は 1.05 になり、ゲイン式 M = 1 / √[1 + Q² · (f_n − 1/f_n)²] は 0.81 になります。Q が高いほど、共振点から離れたゲイン曲線が急勾配になるため、ペナルティが大きくなります。

Q3：インダクタを使ってこのずれを補正できますか？

はい、ある程度まではそうです。式 L_comp = 1 / ((2π · f_r0)² · C_parasitic) − L_r で追加インダクタンスが得られます。浮遊容量が 8 nF で目標周波数が 100 kHz の場合、約 266.6 µH になります。低損失コアを使用し、飽和電流を共振電流のピーク値より高く保たないと、インダクタは補償ではなく歪みを発生させてしまいます。

Q4：変圧器の巻線容量を下げるにはどうすればよいですか？

巻線構造を変更する。サンドイッチ構造、インターリーブ構造、箔巻き構造は、一次側と二次側の静電容量を低減する。高電圧層間に低誘電率のバリアを設けることで、層間静電容量を低減できる。これらの変更後、測定された高周波トランスは、その値の30～50%を失い、伝導性EMIの原因となる高周波リンギングも低減される。

Q5：デュアルソースCTの2つのチャンネルはどのように相互作用しますか？

両者は共通グランド、シールド、および熱構造を介して結合します。チャネルAの切り替えによってチャネルBにコモンモード電流が注入され、チャネルBの実効浮遊容量が変化するため、2つの共振点が離れていきます。独立したシールド付きコンパートメント、独立したグランドバスバー、および結合ノードにおけるコモンモードチョークにより、このクロストークを20dB以上低減できます。

Q6：共振コンデンサにはどの程度の余裕を持たせるべきですか？

C_rは15～25%の範囲で調整します。C_r_design = C_r_calculated / (1 + 20%) を使用することで、浮遊容量が20%増加してもタンク回路が目標周波数付近に留まるようにします。ESLは2～5 nH、自己共振周波数は動作帯域より十分に高い値に設定し、残りのドリフトは制御ループで追従させます。

7。 リファレンス

1. IEC 60601-1:2005+AMD1:2012, 医用電気機器 ― 第１部：基本安全及び必須性能に関する一般要求事項ジュネーブ：IEC、2012年。
2. IEC 60601-2-54、 医用電気機器 ― 第2-54部：放射線撮影および放射線検査用X線装置の基本安全および必須性能に関する個別要求事項ジュネーブ：IEC、2018年。
3. IEC 60384-8、 電子機器用固定コンデンサ ― 第8部：セラミック誘電体固定コンデンサ、クラス1ジュネーブ：IEC、2015年。
4. IEC 60270、 高電圧試験技術 ― 部分放電測定ジュネーブ：IEC、2015年。
5. エリクソン、RW、マクシモビッチ、D.、 パワーエレクトロニクスの基礎第3版。Cham: Springer、2020年。
6. モハン、N.、アンダーランド、TM、ロビンス、WP、 パワーエレクトロニクス：コンバータ、応用、設計第3版。ニュージャージー州ホーボーケン：ワイリー、2003年。
7. A. マリスコッティとL. ヴァッカロ、 高電圧用途向けロゴウスキーコイル、2008 IEEE Instrumentation and Measurement Technology Conference、pp. 1069-1073、2008年。https://doi.org/10.1109/imtc.2008.4547197
8. コンデンサの設計と信頼性に関する技術ノート （索引には、アークシーズン、コロナ効果、および高電圧故障に対するPWBレイアウトの影響が含まれます）、Johanson Dielectrics, Inc.、https://www.johansondielectrics.com/tech-notes/capacitors-all/ 。
9. ジンケ、O.、およびザイザー、H. ヴィダーシュテンデ、コンデンサトレン、スプレンとアイレ ヴェルクストーフ、2.アウフル。ベルリン：シュプリンガー、1982年。
10. IEC 61326-1:2020、 計測、制御および実験室用電気機器－EMC要求事項－第1部：一般要求事項、第3.0版。ジュネーブ：国際電気標準会議、2020年。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com