変調器基板における50kV沿面距離および空間距離に関する規則

変調器基板における50kV沿面距離および空間距離に関する規則

抽象

50 kV変調器は、50 kVピーク、35.4 kV rmsにおいて、400 mmのクリアランスと389 mmの沿面距離を必要とします。平らな基板ではこの経路を確保できないため、設計では面積の代わりに高さを犠牲にする必要があります。この記事では、標準的な距離計算式、4つの乗数、積層レイアウト、スロット配置規則、および絶縁体を350 × 300 × 200 mmの筐体に収めるためのポッティングプロセスについて説明します。

はじめに

プリント基板上で50kVのピーク動作電圧が発生すると、3つの絶縁上の問題が同時に発生します。表面経路は数百ミリメートルに及び、空気ギャップも数百ミリメートルに及び、各導体端の電界は放電を開始するのに十分な速さで上昇します。

標準基板材料によって限界が決まります。FR-4は20kV/mm～30kV/mmの絶縁耐力を持ち、50kVの連続動作に対する定格はありません。ポリイミドは薄板で50kV/mm～100kV/mmの絶縁耐力を持つため、50kVを実現するには、1mmの固体絶縁と全面的な表面経路が必要となります。

平面レイアウトは面積の面だけでも問題があります。50kVの強化パスでは600mmから800mmの沿面距離が必要となり、そのためには各辺に500mmから700mmの基板が必要になります。この基板は変調器キャビネットに収まらず、ラミネートを厚くするとコストが5倍から20倍に跳ね上がります。

この記事では、距離の計算式、4つの乗数、積層レイアウト、スロット配置規則、ポッティング工程、および測定結果を含む50kVのケーススタディ全体について説明します。

2. コアメカニズム

2.1 基準値からの空気クリアランス

空気クリアランスは、最大電圧と設置場所の標高に応じて変化する。

d_clearance = d_base × k_altitude × k_pollution

ここで、d_clearanceは必要なエアギャップ、d_baseはkVピークあたりの基準値（mm）、k_altitudeは高度乗数、k_pollutionは汚染乗数です。8 mm/kV、50 kVの場合、基準値は400 mmになります。3,000 mを超える地点では、この値がさらに1.3倍になります。

2.2 動作電圧による表面沿面距離

表面沿面距離は、実効電圧、材料グループ、および動作熱に比例する。

d_creepage = d_base × k_CTI × k_temp × k_pollution

ここで、d_creepageは必要な表面パス、d_baseはkV rmsあたりのmm単位の基本値、k_CTIは材料グループ乗数、k_tempは熱乗数、k_pollutionは汚染乗数です。10 mm/kV、35.4 kV rms、50 °Cのホットスポットの場合、パスは389 mmになります。

マテリアルグループは、最大の単一乗数を持ちます。CTIが600を超えると、k_CTIは1.0に維持されます。CTIが100から175の間になると、k_CTIは1.6に上昇し、パスに60%が加算されます。

2.3 スタックレイアウトにおける層間隔

積層構造では、基板面積の代わりに高さが使われる。そのため、各層はそれぞれ独自の空気層と、上下の層との間における独自の表面経路を必要とする。

d_layer = 15 × V_layer

ここで、d_layerは2つの層間の最小沿面距離（mm）、V_layerはそれらの間の電圧（kV）です。したがって、層間の1kVのステップには15mmの表面経路が必要となり、設計ではその上に1.5倍のマージンを追加しています。

2.4 スロット配置と有効経路

スロットがあると、表面の経路は切り込みの壁に沿って進むため、同じ輪郭でも余分な面積を必要とせずに、より長い経路をたどることになる。

d_eff = d_straight + 2 × n × h_slot

ここで、d_effは実効沿面距離、d_straightは平面距離、nはスロット数、h_slotはスロット深さです。深さ3mmのスロットを3つ設けると、50mmの表面が68mmの経路となり、同じ外形に対して36%のゲインが得られます。

図1 — 3つの層を15 mm/kVで積層し、真空中でポッティングすることで、基板上の沿面距離を800 mmから300 mmに短縮できます。

3. エンジニアリング上の課題

問題点1：必要な経路がボードの範囲を超えている

50kVの強化設計では、沿面距離が600mmから800mm必要となる。このサイズの基板1枚では筐体に収まらず、4つの取り付けポイントでは10gの輸送衝撃に耐えられない。そのため、設計者は筐体を大型化するか、プリント基板を諦めてポイントツーポイント配線を採用することになる。

問題点２：空気の隙間が破壊限界を決定づける

空気の絶縁耐力は約3 kV/mm程度しかない。50 kVの電界内に1 mmの空気ギャップがあると、絶縁破壊が発生し、導体端で放電が始まる。ポッティング処理では、このギャップを15 kV/mmから20 kV/mmの絶縁耐力を持つ固体誘電体で埋めるため、同じ距離でも5倍の応力がかかることになる。

問題点３：導体端部における電界応力

鋭角なコーナーでは電界が集中し、局所的な応力はギャップ全体の平均値の2～3倍に達します。放電はそのコーナーで20～30kVの電圧で始まり、これは動作電圧である50kVをはるかに下回ります。丸みを帯びたパッドと滑らかな電界分布は、放電開始電圧を再び上昇させます。

問題点4：鉢植えのひび割れが再び隙間を開く

エポキシ樹脂は硬化時に収縮し、厚いブロック内部では20MPaから40MPaの内部応力が発生することがあります。500回の熱サイクル後に亀裂が生じると、隙間に空気が入り込み、放電レベルは基板単体の値に近づきます。基板上に100mm以上の最小表面経路を設けることで、このような破損に対する余裕が確保されます。

4. 設計手順

戦略1：レイアウトを3つのレイヤーに重ね​​て構築する

スイッチとバスバーを最上層に、蓄積コンデンサとパルストランスを中層に、制御回路を最下層に配置します。各層は、高さ20mm～50mmのポリイミドロッドで区切られています。各層はそれぞれ独立したグランドリターンを備え、垂直積層構造により、高電流ループの容量を80nH～100nHから20nH～30nHに低減できます。

戦略2：セラミック本体にスロットを切り込む

機械加工により、本体に深さ2mm～5mmのU字型またはV字型のスロットを加工します。 ドアノブコンデンサスロット壁は、部品の外形を変えることなく、有効沿面距離を30%～50%増加させます。元の表面抵抗を維持するために、スロット壁をグレーズ処理してください。

戦略3：真空下でスタックをポッティングする

化合物を100 Paで30分間脱気し、50 g/分から100 g/分の速度で注ぎ込み、60 °Cで4時間硬化させる。ポッティングにより内部の空気ギャップが除去され、必要なクリープ長が800 mmから300 mmに短縮される。また、1.5 W/m·Kの充填エポキシ樹脂は、局所的なホットスポットからの熱を拡散させる。

戦略4：ボードの材質と表面仕上げを選ぶ

バスバーには、150℃以上のTg値を持つ高Tgラミネート材を使用し、銅の含有量は2～3オンスとしてください。ソルダーマスクはCTI値が600以上のものを選んでください。標準的なエポキシマスク（CTI値200～400）では、沿面距離係数が1.4倍になるためです。表面処理には、ENIGとOSPの両方とも適していますが、HASLは応力下でスズウィスカが発生します。

戦略5：高電圧層と制御層の間に遮蔽板を追加する

2つのゾーン間のシャーシグランドに、厚さ1mmのアルミ板をボンディングします。プレートの各スロットは5mm以下（1GHzではλ/20）に保ち、放射電界を遮断します。制御信号は、プレートを通して1箇所のみに供給します。

戦略6：耐圧試験と放電スキャンで検証する

75 kVの耐電圧試験を60秒間実施し、動作電圧で放電スキャンを行います。測定された放電レベルが制限値の半分以下であれば、生産ユニット間のばらつきを許容できます。50 kVのケーススタディでは、スキャン結果は1.5 pCで、制限値は3 pCでした。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	60秒間、1.5倍の高電圧試験
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms
1MHzにおけるESR	50 mΩ未満	-
ループインダクタンス（E40コード）	8 nH未満	端子間隔40mm
絶縁抵抗	500V DCで10GΩ以上	25℃、相対湿度60％
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ
パルスdv/dt機能	50 kV/µs以上	定格電圧で

5. 50kV絶縁ノード用HVCコンデンサ

絶縁経路は部品上に構築されており、パッケージのあらゆるミリメートル、そして部品上のあらゆる表面経路に電圧がかかっています。HVCは、東莞にある自社工場（敷地面積6,000平方メートル）で、1kVから150kVまでの電圧範囲に対応する50kV変調器用部品を製造しています。

ここで重要な6つのパラメータ

• 電圧範囲 1 kV ～ 150 kV。 N4700 ディスクはストレージノードとスナバノードを覆うため、スタックは単一の誘電体ファミリーを維持する。
• 定格の1.5倍の放電レベルにおいて、放電レベルは5 pC未満です。ポッティングされたユニットで測定された1.5 pCのレベルは、3 pCの制限値に対して3倍の余裕を残しています。
• CTIが600以上。セラミックボディは材料グループIに該当するため、沿面距離乗数は1.0のままであり、経路は40%増加しません。
• E40コードパッケージでは、ESLは8nH未満です。ループインダクタンスが低いため、パルスエッジが保持され、積層された層間の共振が抑制されます。
• カスタムパッケージ。30mmから50mmまでの延長リード、セラミックスロット加工、および25µmから50µmのポリイミドオーバーラップにより、同一部品の表面抵抗が10¹⁴Ω/sq以上に向上します。
• 一流ブランドとの相互参照。HVC部品は、以下の電気的パラメータに適合します。 HVCTと村田製作所のHV部品を同梱して出荷します。 グレード別抵抗器 (NAIST) と 整流ダイオード 同じスタックの場合。

配送とサポート

標準部品は4～8週間、特注のスロット加工およびオーバーラップ加工部品は6～10週間で出荷されます。これは、輸入ブランドの一般的な納期である20～30週間と比べて大幅に短縮されています。HVCのアプリケーションエンジニアリング部門は、距離計算、積層設計、スロット形状、ポッティングプロセスをサポートします。

ピーク電圧、設置場所の標高、汚染度、筐体サイズ、および図面をお送りください。HVCは、距離、部品番号、放電データ、および2つのサンプルからなる評価パックを記載したレイアウトシートを5営業日以内に返送します。

6。 よくある質問

Q1：50kVの基板にはどれくらいの沿面距離が必要ですか？

50 kV ピーク、35.4 kV rms、50 °C ホットスポットで 389 mm。この数値は 10 mm/kV から始まり、材料グループを 1.0 に固定し、1.1 倍の熱乗数を加える。パルスネットワークで 70 kV ～ 75 kV に達するスイッチング過渡現象に対して 1.3 倍のマージンを加える。

Q2：フラットボードが50kVで故障するのはなぜですか？

強化された経路には、600mmから800mmの表面沿面距離が必要であり、そのためには各辺に500mmから700mmの基板が必要となる。この基板は変調器キャビネットには収まらず、積層板を厚くするとFR-4の5倍から20倍のコストがかかる。積層構造にすることで、必要な経路を垂直方向に確保できる。

Q3：鉢植えにすると通路はどれくらい短くなりますか？

800 mmから300 mmまで、62%のカットダウンとなります。これは、ポッティングによって内部の空気ギャップが除去されるためです。空気中の電界強度は約3 kV/mmですが、コンパウンド中の電界強度は15 kV/mmから20 kV/mmです。コンパウンドに亀裂が生じても電界強度が基板表面の値まで低下しないように、基板自体に少なくとも100 mmの表面経路を確保してください。

Q4：セラミックはどのくらいの深さのスロットに対応すべきですか？

2mmから5mmまで。各スロットは、その深さの2倍を経路に追加します。したがって、3mmのスロットを3つ設けると、50mmの表面に18mmが追加されます。加工性を確保し、毛細管現象による結露を防ぐため、スロットの幅は1mm以上にしてください。また、表面抵抗を維持するために、壁面には釉薬を塗布してください。

Q5：どのボード材を使用すればよいですか？

150℃以上の高Tg FR-4、またはポリイミド基板を使用してください。Tgが130℃の標準FR-4は、50kVの連続動作に対する定格がありません。CTIが600以上のソルダーマスクと組み合わせてください。CTIが200～400の標準マスクでは、沿面距離係数が1.4倍になるためです。

Q6：完成したアセンブリをどのように検証すればよいですか？

75 kVの耐電圧試験を60秒間実施し、その後、動作電圧で放電スキャンを実行します。50 kVのケーススタディでは、クリアランス目標50 mmに対して55 mm、沿面距離目標80 mmに対して100 mm、制限値3 pCに対して1.5 pCという結果が得られました。また、500回の熱サイクルを実行して、化合物の亀裂がないか確認します。

7。 リファレンス

1. IEC 60601-1:2005+AMD1:2012, 医用電気機器 ― 第１部：基本安全及び必須性能に関する一般要求事項ジュネーブ：IEC、2012年。
2. IEC 60601-2-1、 医用電気機器 ― 第2-1部：電子加速器の基本安全及び必須性能に関する個別要求事項ジュネーブ：IEC、2014年。
3. IEC 60384-8、 電子機器用固定コンデンサ ― 第8部：セラミック誘電体固定コンデンサ、クラス1ジュネーブ：IEC、2015年。
4. IEC 60270、 高電圧試験技術 ― 部分放電測定ジュネーブ：IEC、2015年。
5. IPC-2221B、 プリント基板設計に関する一般規格. イリノイ州バノックバーン：IPC、2012年。
6. エリクソン、RW、マクシモビッチ、D.、 パワーエレクトロニクスの基礎第3版。Cham: Springer、2020年。
7. R. ガーソンとTC マーシャル、 多孔質セラミックスの誘電破壊、応用物理学ジャーナル、第30巻、第11号、1650-1653ページ、1959年。https://doi.org/10.1063/1.1735030
8. アークシーズンとボードデザインに関する考察 (高電圧アークオーバー、磁束残留、レイアウトに関する技術ノート)、Johanson Dielectrics, Inc.、https://www.johansondielectrics.com/docs/3939/arc-season-and-board-design-observations.pdf。
9. GB/T 7354-2018、 高電压试验技术 局部放電量 (高電圧試験技術 – 部分放電測定)。北京：中国标準出版社、2018年。
10. アローラ、R.、およびモッシュ、W. 高電圧および電気絶縁工学. ホーボーケン、ニュージャージー州：Wiley-IEEE Press、2011年。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com