サブマイクロ秒X線欠陥検出用低ESL PFNコンデンサ

サブマイクロ秒X線欠陥検出用低ESL PFNコンデンサ

抽象

フラッシュX線ラジオグラフィは、パルスエッジが部品を凍結させるのに十分な短さである場合にのみ、内部金属欠陥を検出できます。このエッジは放電経路のループインダクタンスによって決まり、ループインダクタンスは蓄積コンデンサの内部ESLによって支配されます。本稿では、分解能からESLまでの連鎖、Zとパルス幅に関するパルス形成ネットワーク方程式、繰り返しレートの熱限界、およびサブマイクロ秒のエッジを生産時に維持するための定格について説明します。

はじめに

フラッシュX線撮影は、長時間露光に耐えられない金属部品の検査に用いられる。タービン部品、兵器、高速生産ライン、厚肉鋳造品などがこれに該当し、内部の気孔や疲労亀裂は表面からわずか数ミリの深さに存在することが多い。

フラッシュX線写真の情報量は、2つの要素によって決まります。ピーク線量率は、マイクロ秒のウィンドウ内に検出器に到達する光子の数を決定します。パルスの時間的な鮮明さは、動きによるブレを生じさせることなく解像できる最小の特徴を決定します。

これらの両方の量は、真空管駆動信号を整形するパルス整形回路によって制限されます。その回路内部では、蓄積コンデンサの寄生インダクタンスがエッジの鮮明さの限界を決定し、スイッチと真空管はほとんど影響を与えません。

日本のJAEAと大阪大学の研究グループは、サブマイクロ秒光源におけるこの限界値を測定した。彼らのデータによると、50 nH～200 nHのESLを持つ巻線型蓄積ユニットは、組み立て後のエッジを1 µs以上に維持する一方、非誘導型セラミックユニットは、チューブやケーブルの寄生要素を加えた後でもエッジを短く保つ。本稿では、その計算式と部品の定格値を示す。

2. コアメカニズム

2.1 ESL解決チェーン

可動部品や走査検出器の場合、分解可能な特徴サイズは部品の速度と実効パルス幅によって決まります。三角波フラッシュの場合、立ち上がり時間がその幅を決定します。

d_min ≈ v · t_rise / 2

ここで、d_minは最小の識別可能な特徴、vは部品と検出器間の相対速度、t_riseはパルス立ち上がり時間です。100 m/sで移動するブレード先端の0.1 mmの欠陥を識別するには、立ち上がり時間を2 µs未満に抑える必要があります。

実用的な目標値はより厳しい。検出器のゲーティングジッターとケーブルの寄生要素が許容値の約半分を消費するため、サブマイクロ秒のエッジが実用的な数値となる。短いエッジは、厚い金属部分からの散乱を除去する時間ゲートイメージングも可能にする。

2.2 パルス形成ネットワークのインピーダンスとパルス幅

インダクタンスLと静電容量Cを持つn個の同一のステージからなる集中定数パルス形成回路は、特性インピーダンスと公称パルス幅を示す。

Z = √(L / C)

ここで、Zはネットワーク特性インピーダンス、LはコンデンサESLを含むステージインダクタンス、Cはステージ容量である。

T = 2n · √(L · C)

ここで、Tは公称パルス幅、nはステージ数、√(L・C)はステージ時定数である。

1段あたり2 nFと200 nHの容量を持つ8段のネットワークを、1段あたり25 kVまで充電すると、Z = √(200 nH / 2 nF) = 10 Ω、T = 16 × 20 ns = 320 nsとなる。負荷がZと一致すると、スタック電圧は200 kVに達するため、ループ電流は20 kAに達する。

2.3 ESLのエッジへの貢献

蓄積コンデンサは、そのインダクタンスに比例し、インピーダンスに反比例して、電流の立ち上がり時間を延長する。

t_edge ≈ ESL / Z

ここで、t_edgeは追加されるエッジ時間、ESLはコンデンサとその接続部のインダクタンスです。Z = 10 Ωの場合、10 nHのユニットは約1 nsを追加し、100 nHの巻線ユニットはリード線と相互接続部を考慮せずに10 nsを追加します。

同じループによって、誘電体が耐えなければならない電圧勾配も決まります。100 nsで100 kVの電圧変動は1 kV/nsに相当し、箔端を持つ巻線構造はこの勾配で劣化します。

2.4 繰り返し加熱とインピーダンスの安定性

生産検査は数十ヘルツから数百ヘルツの周波数で行われるため、各ステージには実効値電流が流れる。

I_rms = I_peak · √(t_pulse · f_rep)

ここで、I_peakは放電電流、t_pulseはパルス幅、f_repは繰り返し周波数です。300 ns、10 Hzで20 kAのループの場合、I_rms ≈ 35 Aとなります。

P = I_rms² · ESR

ここで、Pは1段あたりの平均損失、ESRは等価直列抵抗です。35Aの場合、損失は10mΩで1段あたり12W、50mΩで1段あたり60Wです。密閉型ヘッド内部で60Wの電力が流れると温度が急速に上昇し、静電容量が変動し、それに伴ってネットワークインピーダンスも変化します。

図1 — 200 nHと2 nFの8段で10 Ωと320 nsが得られ、10 nHのコンデンサESLによりエッジに約1 nsが追加されます。

3. エンジニアリング上の課題

問題点1：創傷コンデンサESLがサブマイクロ秒のエッジをブロックする

A フィルムコンデンサ 内蔵巻線構造では、ESLが50 nHから200 nHとなり、要求される10 nHを1桁上回ります。このようなユニットでは、スイッチや真空管の動作に関わらず、蓄積コンデンサが上限を決定するため、組み立てられたソースはサブマイクロ秒のエッジに到達できません。

問題点2：高dV/dt下でのインパルス破壊

ナノ秒単位のエッジは、蓄積コンデンサにkV/nsレベルのdV/dtの電圧を印加します。巻線フィルム構造は内部エッジ放電によって破損し、数千回のショット後にのみ、箔のエッジに沿って破壊痕が現れます。この寿命末期の故障モードは、ベンチテストでは検出できません。セラミック誘電体は、内部放電を起こすことなく5 kV/µsを超える電圧に耐えることができます。

問題点３：耐性のばらつきがステージの均一性を損なう

多段ネットワークは、すべての段が同一の時定数を共有する場合にのみ、クリーンな放電を実現します。膜の許容誤差が±10%の場合、段間の√(L・C)の不一致が蓄積し、段の放電が非同期化し、平坦な出力がギザギザの階段状に変化します。±1%の精度でマッチングされたユニットでは、段の一貫性が3%未満に抑えられます。

問題点4：繰り返し発生する自己発熱と短いパルス寿命

生産速度では、巻線ユニットの I_rms² · ESR 加熱により、数分以内にヘッド温度が数十度上昇します。静電容量は温度とともにドリフトし、Z = √(L / C) がシフトし、ウォームアップ後の各ショットは、その前のショットとは異なります。このデューティクラスの巻線ユニットは、10⁵ の高 dV/dt ショットにも耐えられませんが、N4700 セラミックユニットは 10⁶ を超えます。

4. 設計手順

戦略1：保管段階には非誘導セラミック構造を選択する

多層セラミックに電極を挟み込んだものを指定し、動作周波数においてESLが10 nH未満、ESRが30 mΩ未満となるように測定してください。データシートの値に頼るのではなく、時間領域反射率測定法またはループ共振法を用いて、組み立て済みのステージ上でESLを確認してください。リード線が1ミリメートル長くなるごとに、構造によって除去されたインダクタンスが再び加算されるため、ユニットはステージバスに直接はんだ付けしてください。

戦略2：単一の生産ロットから工程をマッチングする

ステージコンデンサは、同一ロットから±1%の精度でマッチングされたものを注文し、すべてのステージで同じ√(L・C)時定数が共有されるようにします。各ユニットの測定された静電容量とESLを記録し、隣接するステージで最も近い値をペアにします。バーンイン後、構造タイプによって初期ドリフトが異なるため、一貫性を再確認してください。

戦略3：反復率の低下を基質に分散させる

ステージコンデンサは、熱抵抗の低いインターフェースを介して窒化アルミニウムまたは銅基板に接合します。ヘッドは、最大繰り返し周波数で15℃未満の温度上昇となるように設計し、50Hzを超える周波数では強制空冷またはヒートパイプによる冷却を行います。クラスI誘電体は、この範囲で静電容量を±0.5%以内に維持しますが、フィルム部品では数パーセントのドリフトが発生します。

戦略4：直列勾配と減衰を追加する

フィット グレード別抵抗器 各直列ステージ間で充電電圧を均一化し、ステージ間の放電後再振動を抑制する。グレーディング電流は、85℃における最悪の場合の漏洩電流よりも高い値に設定し、寿命末期まで共有が維持されるようにする。その後、定格ステージ電圧の1.1倍で5 pC以下の部分放電フリー動作を確認する。

戦略5：実際のdV/dtとインパルスカウントで評価する

滑らかな50Hz正弦波ではなく、システムにおける最悪のdV/dt値に対して蓄積コンデンサのテストを実施してください。10⁵ショットの加速インパルス試験を実行し、静電容量とESRドリフトが±2%以内に収まることを確認してください。インパルス寿命を10⁶ショット以上に延ばすために、20～30%の電圧ディレーティングを適用してください。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）。	10kV直流。	1.5倍の高電圧で60秒間。
キャパシタンス。	4700 pF ±20% (472M)。	1 MHz、1 V rms。
1MHzにおけるESR。	50mΩ未満。	-
ループインダクタンス（E40コード）。	8 nH未満。	端子間隔40mm。
絶縁抵抗。	500V DCで10GΩ以上。	25℃、相対湿度60%。
温度範囲。	−40℃～+125℃。	IEC 60068-2シリーズ。
パルスdv/dt測定機能。	50 kV/µs以上。	定格電圧において。

5. サブマイクロ秒パルスネットワーク用HVC N4700コンデンサ

エッジのシャープネス、dV/dt耐性、ステージの均一性、繰り返しレートの安定性はすべて誘電体と電極の形状によって決まります。HVCは N4700 東莞にある自社所有の6,000平方メートルの工場で、1kVから150kVまでのクラスIの変圧器を製造しており、すべての変圧器に部分放電遮断装置が備えられている。

ここで重要な6つのパラメータ

• ESLは10 nH未満。非誘導性インターリーブ電極は、同じ静電容量の巻線部品と比較して、端部の寄与を桁違いに低減します。
• dV/dt耐性。クラスI誘電体はkV/nsの過渡現象を減衰させ、内部エッジ放電を起こすことなく5kV/µsを超える電圧に耐えることができます。
• 容量は±1%以内で一致。単一ロット選別により、全シリーズスタック全体でステージ時定数を3%以内に抑えています。
• 低ESR。本製品はESRを30mΩ未満に抑えることで、段ごとの繰り返し損失を低減し、水頭上昇を15℃未満に抑えます。
• 10⁶ショット以上のインパルス寿命、容量ドリフトは±2%以内、定格電圧の1.1倍で5 pC以下の部分放電スクリーニングによりクリア。
• 協調して動作する受動部品。 HVCT8G ドアノブユニットと 高速回復ダイオード スタックと整流段をセットで注文できます。

HVC部品は電気的パラメータにも適合します ビシェイ HVCC、KEMETラジアルリード、村田製作所製DHS/DHR、TDK製UHV/FHV部品などを使用しているため、認定済みの設計であれば、新たな電気的審査を受けることなく、同じ部品を調達できます。

配送とサポート

標準部品は4～8週間、マッチング済みのステージセットは6～10週間で出荷されます。これは、上記のブランドの標準的な出荷期間である20～30週間と比べて大幅に短縮されています。HVCアプリケーションエンジニアリングは、パルスネットワーク設計、同一ロットからのステージマッチング、ESLおよびdV/dt測定、インパルス寿命認定をサポートします。

段数、段電圧、必要なパルス幅、負荷インピーダンス、繰り返し周波数をお知らせください。HVCは、部品番号、放電周波数におけるESLおよびESRデータ、そして2つのサンプルからなる評価キットを記載したコンデンサマッチングシートを5営業日以内に返送いたします。

6。 よくある質問

Q1：コンデンサのESLが欠陥検出を制限するのはなぜですか？

検出可能な特徴サイズはパルスの立ち上がり時間に比例するため、特徴が小さいほどエッジが短くなり、エッジが短いほどループインダクタンスが小さくなり、そのインダクタンスの大部分は蓄積コンデンサに蓄積されます。100 m/s の速度で 0.1 mm の欠陥を検出するには、2 µs 未満の立ち上がり時間が必要ですが、50 nH から 200 nH の ESL を持つ巻線ユニットでは、組み立てられた電源ではこの時間に到達できません。

Q2：ESLの数値はいくつ指定すればよいですか？

10 nH未満で、組み立て済みのステージで測定しました。ネットワークインピーダンスが10 Ωの場合、10 nHではエッジに約1 nsが加算され、100 nHでは10 nsが加算されます。データシートのみによる仕様は危険です。なぜなら、リード線や相互接続部によって、コンデンサ構造で除去されたインダクタンスが再び加算されるからです。

Q3：ネットワークのパルス幅はどのように計算すればよいですか？

T = 2n · √(L · C) を n 段、L 段のインダクタンス、C 段の容量として使用します。各段に 200 nH と 2 nF の容量を持つ 8 段のネットワークでは、パルス幅は 320 ns、インピーダンスは 10 Ω になります。容量許容誤差が発生すると、√(L · C) がずれ、それに伴って段の時定数も変化します。

Q4：ステージはどのくらいの繰り返し加熱に耐えられるか？

15℃未満の温度上昇となるように設計してください。35Armsのステージ電流は、10mΩで12W、50mΩで60Wを消費するため、熱マージンは構造によって決まります。ステージを熱伝導性基板に接着し、ベンチレートではなく、最大繰り返しレートで温度上昇を確認してください。

Q5：PFN蓄電コンデンサの寿命はどのくらいですか？

認定済みのN4700セラミックユニットは、10⁶回のインパルスショット試験において、容量ドリフトが±2%以内であることを保証します。同じデューティクラスの巻線ユニットは、一般的に10⁵回の高dV/dtショット試験で合格しません。20～30%の電圧ディレーティングを適用し、10⁵ショットの加速試験でドリフトを検証して、ご使用の波形に対するマージンを確認してください。

Q6：セラミックステージとフィルムステージを1つのネットワークで混在させることはできますか？

時定数が一致する場合に限りますが、ESL値は桁違いに異なり、温度係数も符号と大きさが異なるため、一致させるのは困難です。混合煙突は温まるにつれて互いに離れていきます。煙突は、単一ロットから±1%の精度で一致する単一の構造タイプで構築してください。

7。 リファレンス

1. IEC 61010-1:2010+AMD1:2016, 計測、制御、実験室用電気機器の安全要件 ― 第1部：一般要件ジュネーブ：IEC、2016年。
2. IEC 60601-2-54、 医用電気機器 ― 第2-54部：放射線撮影および放射線検査用X線装置の基本安全および必須性能に関する個別要求事項ジュネーブ：IEC、2018年。
3. IEC 60384-8、 電子機器用固定コンデンサ ― 第8部：セラミック誘電体固定コンデンサ、クラス1ジュネーブ：IEC、2015年。
4. IEC 60270、 高電圧試験技術 ― 部分放電測定ジュネーブ：IEC、2015年。
5. エリクソン、RW、マクシモビッチ、D.、 パワーエレクトロニクスの基礎第3版。Cham: Springer、2020年。
6. モハン、N.、アンダーランド、TM、ロビンス、WP、 パワーエレクトロニクス：コンバータ、応用、設計第3版。ニュージャージー州ホーボーケン：ワイリー、2003年。
7. WBレイ、JAシュロック、K.ローソン、SBベイン、 パワー半導体デバイスのdV/dt試験用モジュール式マルクス発生器、2014 IEEE International Power Modulator and High Voltage Conference (IPMHVC)、pp. 691-693、2014年。https://doi.org/10.1109/ipmhvc.2014.7287371
8. IEC 60270に基づく部分放電測定に関するガイドライン、P. Mraz、S. Abdul Madhar、P. Treyer、U. Hammer (Haefely AG)、TU Delft Repository、https://repository.tudelft.nl/record/uuid:81049202-9bf5-4b75-87aa-2b16842fd956 。
9. GB/T 7354-2018、 高電压试验技术 局部放電量 (高電圧試験技術 – 部分放電測定)。北京：中国标準出版社、2018年。
10. IEC 60384-1:2021、 電子機器用固定コンデンサー – パート1：一般仕様、第6.0版。ジュネーブ：国際電気標準会議、2021年。
11. Y. Chen、H. Li、F. Lin、F. Lv、M. Zhang、Z. Li、他 高電界下における金属化フィルムコンデンサの自己修復特性および寿命特性に関する研究IEEE Transactions on Plasma Science、第40巻、第8号、2014-2019ページ、2012年。https://doi.org/10.1109/tps.2012.2200699
12. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサの技術資料、https://www.hv-caps.com