多段式MPCパルス源におけるコンデンサ損失モデリング

多段式MPCパルス源におけるコンデンサ損失モデリング

抽象

メガワット級パルス電源は、3段以上の圧縮段を通してエネルギーを伝送し、各段で全体の効率が増幅されるため、損失は累積します。本稿では、2 J、100 Hzのチェーンにおける段ごとの損失モデルを構築し、各段の2.0%の損失を4つの項に分割し、高速段におけるN4700セラミックとフィルム、油紙、電解媒体を比較します。

はじめに

メガワットからテラワット級のパルス電源では、エネルギーは負荷に到達するまでに3つ以上の圧縮段階を経るが、各段階を経るごとに全体の効率が向上する。

3段構成で効率95%の場合、入力エネルギーの0.95³、つまり85.7%が負荷に伝達されるため、1ジュールあたり14%がコンプレッサー内部で熱に変換されます。3段構成で効率98%の場合、0.98³、つまり94.1%が伝達され、フラッシュランプに到達するエネルギーは2倍以上になります。

ピーク出力10MW、周波数100Hzの場合、その差は数十ワットの電力損失に相当し、55℃で動作するコンプレッサーと75℃で動作するコンプレッサー、そして10^6ショット寿命と10^5ショット寿命を分ける違いとなる。

重要なのは、損失がどこに発生するかという点です。MPCチェーンでは、誘電損失、コンデンサとループ抵抗、コアヒステリシス、回路抵抗という4つのメカニズムが損失を分担しています。部品の選択によってコンデンサの損失が桁違いに変化するため、コンデンサの選択はコンプレッサにおいて最も影響力の大きい決定となります。

2. コアメカニズム

2.1 積の法則

総合効率は、各段階の効率の積である。

η_total = η_1 × η_2 × η_3

ここで、η_totalはチェーン効率、η_1からη_3は各ステージの効率です。結果として、各ステージの効率が95%の場合85.7%、98%の場合94.1%、99%の場合97.0%となります。

段効率の限界値は、段の最後の1%が最初の3%よりも多くのエネルギーを回収するため、段の上位付近で最も急勾配になります。設計努力は、変更可能な項、つまりコンデンサの項に集中させるべきです。

2.2 ステージごとの損失条件

1回の圧縮段階で失われるエネルギーは、以下の4つの項の合計です。

E_loss = E_dielectric + E_ESR + E_hysteresis + E_circuit

ここで、E_lossは段内でパルスごとに失われるエネルギーであり、4つの項は誘電体、抵抗、コア、回路の寄与を表します。平均電力としては、次のようになります。

P_dielectric = 2π × f × C × V² × tanδ

ここで、P_dielectricは誘電損失、fはステージ周波数、Cはステージ容量、Vは実効電圧、tanδは損失係数である。

P_ESR = I_rms² × ESR

ここで、P_ESRは抵抗損失、I_rmsは転送時の実効電流、ESRは等価直列抵抗である。

P_hysteresis = k × f^x × B^y × V_core

ここで、P_hysteresisはコア損失、k、x、yはコア材料のシュタインメッツ係数、Bは磁束密度、V_coreはコア体積である。

P_circuit = I_rms² × R_loop

ここで、P_circuitはループ内の損失、I_rmsは実効電流、R_loopはバスバーと接続部の抵抗である。

1000 Aクラスのパルスを伝送するステージでは、抵抗項はミリオーム単位で変化します。ESR（等価直列抵抗）またはループ抵抗が1ミリオーム増加するごとに、瞬時損失が1000 W増加するため、60 mΩではなく10 mΩにすることで、主要な抵抗項を6分の1に削減できます。

2.3 3段階分割の作業

100Hzで1パルスあたり2J、平均200Wの出力を3段で合計94%の効率で得るとします。許容損失は2Jの6%、つまり1パルスあたり120mJ、平均12Wです。

適切に構築されたチェーンの測定された分割値は、ステージごとに 2.0% です。ステージ 1 は、1 kV の低速 4 µF ステージで、誘電損失 0.8%、ESR 0.5%、ヒステリシス損失 0.5%、回路損失 0.2% を担います。ステージ 2 は、9 kV の 49 nF ステージで、それぞれ 0.6%、0.6%、0.6%、0.2% を担います。

第3段、27kVで動作する5.5nFの高速段は、1.2%の誘電損失、0.4%のESR損失、0.2%のヒステリシス損失、および0.2%の回路損失を伴います。誘電損失項は、2πfCV²tanδがV²に比例し、高速段が最高周波数で動作するため、この中で最大の単一行となります。

クラスIIまたは経年劣化したフィルム部品のようにtanδを0.02に上げると、ステージ3の誘電率の線は1.2%から12%に増加します。すると、チェーンは0.98 × 0.98 × 0.88、つまり84.5%付近に落ち着きます。

2.4 高速ステージのメディア比較

同じ27kVの電圧段階でも、媒体は桁違いに異なる特性を示します。N4700クラスIセラミックは、tanδが0.0002近く、100kHzにおけるESRが10mΩ以下、反転率が80%以上、寿命が10^6ショット以上です。

ポリプロピレン フィルムコンデンサ tanδは0.0005～0.001、ESRは20～60mΩ、反転率は40%未満、寿命は10^5～10^6ショットです。

油紙はtanδが0.005～0.01の範囲にあり、ESRが高く、本体がかさばります。電解部品はtanδが0.05～0.2、ESRが50～200mΩ、反転許容度がなく、寿命は10^4～10^5時間です。

低損失、低ESR、高い反転許容度、そしてパルス寿命を同時に満たすのはセラミックだけであり、そのため94%クラスのコンプレッサーは実際にはセラミックコンプレッサーとなる。

図1 — 3つのステージすべてで損失が2.0%であるため、チェーン全体で94.1%に達します。27kVステージでクラスII誘電体を使用すると、84.5%まで低下します。

3. エンジニアリング上の課題

問題点1：累積損失が熱に変換される

95%の効率で3段階運転すると、エネルギーの85.7%が負荷に供給され、残りの14%はコンプレッサーの加熱に使われます。2J、100Hzの場合、これは28Wの連続加熱に相当します。

温度上昇は損失項にフィードバックされる。なぜなら、温度が高くなるとtanδとESRの両方が上昇するため、85.7%で始まった連鎖反応は、明らかに悪い結果で終わるからである。

問題点２：誘電損失が高速段階に集中している

2πfCV²tanδの項は電圧の二乗と周波数に比例するため、27kVの段では誘電損失が収集されます。そこに設置されたクラスIIまたは劣化したフィルム部品は、パルスエネルギーの12%を単独で消費する可能性があります。

ある部品が特定の位置にあることで、チェーンが94%クラスにとどまるか、85%クラスに落ちるかが決まる。

問題点３：1000A級電流におけるESRとループ抵抗

ピーク電流1000Aにおいて、60mΩのESRは、転送時に瞬時に60kWの電力損失をもたらします。高ESRコンデンサや長いバスバーを使用したコンプレッサーは、抵抗のみによって段ごとに2～4%の損失が発生します。

直流抵抗計ではこの問題を検出できません。なぜなら、損失はパルス周波数でのみ発生するからです。

問題点4：コアヒステリシスが損失許容額を消費する

アモルファスコアはサイクルごとにエネルギーを消費し、コンデンサの選択によってその消費量を減らすことはできません。コア設計、すなわち薄いリボン状コンデンサ、低損失材料、適切なリセット回路などによって、エネルギー消費量を適切に配分し、削減する必要があります。

ヒステリシス項をモデルから除外したプログラムでは、後になって説明のつかない段差損失としてヒステリシス項が発生し、部品交換では解決できないという問題が生じる。

問題点5：ショット数に対する熱スパイラル

コンデンサの効率が1ポイント低下するごとに、コア温度が1度上昇する。コア温度の上昇はBHループとtanδを変化させ、さらに効率を低下させる。

効率が90%を下回ったコンプレッサーでは、10^5～10^6ショットを超えると、熱損失が互いに増幅し合うため、故障率が急上昇する。

4. 設計手順

戦略1：各ステージで誘電正接（tanδ）が最も低いものを使用する

指定 N4700 すべての圧縮コンデンサにクラスIセラミックコンデンサを採用。27kVの高速段において、誘電率を1%付近に維持するが、クラスII部品では12%に達する。

誘電損失はV²に比例するため、定格電圧の60～70%にディレーティングしてください。不要なマージンが1ボルト増えるごとに損失が発生します。ステージ周波数と85℃でのtanδを確認してください。高温時にtanδが2倍になる部品は、バーストごとに損失が増加するためです。

戦略2：プロトタイプを作る前にモデルを作る

作業分割の各ステージに2.0%を割り当て、レイアウト前に各項を測定済みの部品値に割り当てます。100kHzでESRを測定し、バスバー抵抗をI²R項内に配置します。

モデルを温度、パルスレート、充電電圧の範囲で実行し、最初のプロトタイプで熱量測定によって分割を確認する。 サンプリング抵抗器 ステージリターンでは、現在の測定値に明確な基準値を与える。

戦略3：整合部品と短いバスバーを使用して抵抗項を削減する

同一ロットのペア部品を使用し、静電容量が±2%以内、ESRが5%以内であることを確保することで、並列接続されたグループが不均衡な電流を流すことを防ぎます。高速段には、10 nH以下の低ESLのネジ端子セラミックスが適しています。

段間バスバーは短く、積層構造にしてループ抵抗を2mΩ未満に抑え、メンテナンス時には接続部を再締め付けてください。接続部が緩むと、モデルが対応していないミリオーム分の抵抗が正確に加算されるためです。 グレード別抵抗器 直列接続された要素間のネットワークは電圧分担を均等に保ち、各部分の損失を計画値内に抑える。

戦略4：効率化によって発生する熱を管理する

誘電体からケース、ヒートシンク、周囲温度へと続く経路を、最大パルスレート時で30℃未満の余裕をもって辿ります。効率94%のコンプレッサーは、効率85%の設計に比べて除去すべき熱量が5～6分の1で済むため、クーラーもそれに合わせて小型化できます。

高速段コンデンサにケース温度監視機能を追加し、基準値から5℃以上上昇が持続すると、効率値に達する前にESRまたはtanδの増加が示される。

戦略5：各段階の効率を測定し、ショット数を維持する

校正済みのプローブを用いて、10^5ショットごとに各ステ​​ージの入力エネルギーと出力エネルギーを測定します。効率が基準値から0.5%低下したステージは、コンデンサまたはコアの劣化を示す最も早期の兆候です。

10^6ショットのパルス寿命定格をメンテナンスの閾値として使用し、最も摩耗しやすい位置には適合する予備部品を用意してください。媒体交換後は、1つのステージを交換すると誘電体ギャップが再び開くため、必ず再認定を行ってください。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	60秒間、1.5倍の高電圧試験
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms
1MHzにおけるESR	50 mΩ未満	-
ループインダクタンス（E40コード）	8 nH未満	端子間隔40mm
絶縁抵抗	500V DCで10GΩ以上	25℃、相対湿度60％
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ
パルスdv/dt機能	50 kV/µs以上	定格電圧で

5. MW級MPC効率を実現するHVC N4700コンデンサ

このノードにおける選択を左右する3つの要件は、94%クラスに達するほど低い損失項、1000Aクラスの伝送に耐える抵抗項、そして温度やショット数に関わらずその値を維持する誘電体です。HVCは、東莞にある6,000m²の自社工場で、1kVから150kVの範囲で、これらの要件を満たすN4700クラスI部品を製造しています。

ここで重要な6つのパラメータ

• N4700クラスI誘電体は、tanδが0.1%以下、100kHzにおけるESRが10mΩ以下であり、フィルムやクラスII媒体と比較して誘電率と抵抗値を6～100倍低減するため、94%チェーンの実現が可能になります。
• 10 nH以下の低ESL構造のネジ端子により、高速段の伝送損失を低く抑え、dV/dt処理能力を270 V/nsクラスのレートに維持します。
• 反転許容度が80%以上で、部分放電が5pC未満ということは、寿命を損なうことなく効率が向上することを意味し、同じ部品で94%のチェーンと10^6ショットの両方を実現できます。
• ±30 ppm/°C付近の線形係数により、ステージ容量と圧縮比の熱によるずれが防止されるため、このモデルは-25°Cから+125°Cの範囲で有効です。
• 同一ロットの許容誤差±1%により並列グループ間の抵抗損失が均等に分散され、1kVから150kVまでの電圧範囲をカバーし、1つの認定シリーズから3つのステージすべてに電力を供給します。 ドアノブコンデンサ ボディは、ループを短く保つ必要がある高速ステージに適している。
• 10MW級の3段構成プログラムにおいて、圧縮コンデンサをフィルムからマッチングされたN4700セラミックに変更することで、測定された総合効率が85.2%から93.6%に向上し、100Hzにおける高速段コンデンサの温度が88℃から61℃に低下した。

HVC部品は、 ビシェイKEMETと村田製作所の高電圧セラミックスは、チェーンが認定された場合に同等の比較を可能にする。

配送とサポート

標準N4700部品は4～8週間で出荷され、マッチングされたステージセットは6～10週間で出荷されます。HVCアプリケーションエンジニアリングは、ステージごとの効率モデリング、損失配分、熱シミュレーション、および熱量測定による検証をサポートします。

パルスエネルギー、パルスレート、ステージ電圧と静電容量、ループ電流、およびバスバー形状を送信してください。HVCは、tanδとESRデータ、ループ抵抗目標値、および2サンプル評価キットを含むステージごとの部品推奨結果を5営業日以内に返送します。

6。 よくある質問

Q1：3段階のチェーンは実際にどれくらいのエネルギーを供給できるのでしょうか？

各ステージの効率を95%に上げると、効率は85.7%になります。これは、η_total = η_1 × η_2 × η_3 であり、0.95³ は0.857となるためです。各ステージの効率を98%に上げると、効率は94.1%となり、負荷に到達するエネルギーが2倍以上になり、コンプレッサー内部の熱も低減されます。

Q2：どの損失項に最初に注目すべきでしょうか？

コンデンサに関する諸条件。誘電損失とESRは、部品の選択によって桁違いに変化する唯一の2つの要素です。コアヒステリシスとバスバー抵抗は、コアの設計とレイアウトで対処する必要があり、コンデンサの交換ではどちらも変化しません。

Q3：なぜ高速段は誘電損失のホットスポットとなるのですか？

P_dielectric = 2πfCV²tanδ は電圧の二乗と周波数に比例し、高速段は最高電圧と最高周波数で動作するため、分割された回路では、その誘電率が 1.2% であるのに対し、低速段ではそれぞれ 0.8% と 0.6% となっています。

Q4：1000Aにおいて、60mΩのESRはどれくらいの損失をもたらしますか？

伝送中に瞬時に60kWの損失が発生します（I_rms² × ESR）。この損失はパルス周波数でのみ発生するため、直流抵抗計では検出できません。抵抗値を10mΩまで下げると、この損失は6分の1に減少します。これがESR値を下げる価値がある理由です。

Q5：クラスIIの部品が高速ステージに着地した場合、どうなりますか？

tanδ = 0.02 では、誘電率の線幅が 1.2% から 12% に増加し、鎖の効率は 94% から 84.5% 程度に低下します。この単一の置換により、効率が 8～9 ポイント低下し、高速ステージの温度が上昇するため、両方の項がさらに悪化します。

Q6：10^6ショットにわたってチェーン効率はどのように維持されるのですか？

最初の1000ショットで取得した基準値と比較し、10^5ショットごとに各ステ​​ージの入力エネルギーと出力エネルギーを測定します。いずれかのステージで0.5%の低下が見られた場合は、コンデンサまたはコアの劣化が考えられます。交換部品に同じ仕様の予備部品を使用することで、交換時に再び不均衡が生じるのを防ぐことができます。

7。 リファレンス

1. Kuffel, E.、Zaengl, WS、および Kuffel, J.、 高電圧工学：基礎第2版​​。オックスフォード：ニューンズ、2000年。
2. N. モハン、TM アンダーランド、WP ロビンス、 パワーエレクトロニクス：コンバータ、応用、設計、第3版、Wiley、2003年。
3. MIL-HDBK-217F 通知 2、 電子機器の信頼性予測、1995。
4. IEC 60384-1:2021、 電子機器用固定コンデンサ - パート1：一般仕様第6版。ジュネーブ：IEC、2021年。
5. IEC 60384-17:2019、 電子機器用固定コンデンサ - 第17部：区分仕様 - 固定式メタライズドポリプロピレンフィルム誘電体交流・パルスコンデンサ第3版。ジュネーブ：IEC、2019年。
6. IEC 61071:2017、 パワーエレクトロニクス用コンデンサ第2版​​。ジュネーブ：IEC、2017年。
7. GB/T 17702-2021、 電力電子容器。 北京：中国标準出版社、2021年。
8. L. ロワゼル他、 鉱物油および合成エステルにおける、高エネルギー放電故障時の油劣化およびガス発生傾向に対する経年劣化の影響、High Voltage、第5巻、第6号、731-738ページ、2020年。https://doi.org/10.1049/hve.2019.0291
9. K. Wang、Y. Cong、P. Fu、J. Wang、A. Kumar、K. Olejniczak 他、 60Hz交流電圧下における飛行高度気圧下での3.3kV SiC MOSFETパワーモジュールの部分放電評価、2023 IEEE Energy Conversion Congress and Exposition (ECCE)、pp. 5366-5371、2023年。https://doi.org/10.1109/ecce53617.2023.10362648。
10. 未来を支える電力：高電圧MLCCが現代の電子機器の効率性をどのように向上させるか、村田製作所、https://www.murata.com/en-eu/s/blog/powering-the-future-how-high-voltage-mlccs-drive-efficiency-in-modern-electronics.html 。
11. US 9,627,134、 セラミック誘電体組成物およびそれを含む多層セラミックコンデンサ (Ca-Sr-Zr-Ti 常誘電システム)、Samsung Electro-Mechanics Co., Ltd.、2017 年に付与、https://www.freepatentsonline.com/9627134.html
12. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com