パルス式パワーバンク：MLCCエネルギー貯蔵の最適化

パルス式パワーバンク：MLCCエネルギー貯蔵の最適化

抽象

パルス電源には共通の故障パターンが見られます。シミュレーションでは正常に動作するパラメータが、実際のハードウェアでは劣化してしまうのです。その原因は、エネルギー蓄積部と、それらとループの他の部分との間のミスマッチにあります。この影響は4つの式で表されます。インピーダンス、リングダウン時間、直列電圧の不均衡、絶縁寿命はそれぞれ1つの制限値を設定します。本稿では、これらの式を導出し、3つの実地故障事例を説明し、高繰り返し周波数でバンクを安定稼働させるための6つの設計手順を示します。

はじめに

高電圧パルス電源は、エネルギーバンクから負荷へ1ミリ秒未満でエネルギーを供給します。トポロジーによってパルスの形状が決まり、蓄電部品によってパルスの上限が決まります。シミュレーションで全ての数値が満たされた設計でも、実際の動作条件がモデルと異なるため、ベンチテストでは性能が低下することがよくあります。

原因は通常、コンデンサとそのループとの整合にある。影響の大部分は、直列インピーダンス、リングダウン時間、直列回路における電圧分圧、そして電界、湿度、熱による絶縁体の劣化という4つのパラメータによって決まる。

本稿では、これら4つの関係式を導出し、それらに起因する3つの現場故障について説明し、パルスバンクをその限界内に収めるための選定、熱対策、ディレーティング、およびレイアウトの手順を示す。

2. コアメカニズム

2.1 インピーダンスと自己共振

実際のコンデンサは理想的な静電容量ではありません。その端子インピーダンスは次のとおりです。

Z_C = ESR + j(ω · ESL − 1/(ω · C))

ここで、Z_Cは端子インピーダンス（Ω）、ESRは等価直列抵抗（Ω）、ESLは等価直列インダクタンス（H）、Cは静電容量（F）、ωは角周波数（2πf）である。2つのリアクタンス項は自己共振周波数で相殺される。

f_SR = 1 / (2π · √(ESL · C))

ここで、f_SRは自己共振周波数（Hz）、ESLは等価直列インダクタンス（H）、Cは静電容量（F）です。f_SRより低い周波数では部品はコンデンサとして動作し、それより高い周波数ではインダクタとして動作します。立ち上がり時間が50～100 nsのパルスは、1～300 MHzの帯域でエッジエネルギーを運ぶため、その帯域のインピーダンスが波形品質を決定します。

2.2 リングダウン、ドロップ、および損失

放電中、バンク電圧は減衰振動に従う。

V(t) = V₀ · exp(−t/(2RC)) · cos(ω_d · t)

ここで、V(t)は時刻tにおけるコンデンサ電圧（V）、V₀は充電電圧（V）、Rはループ抵抗（Ω）、Cは静電容量（F）、ω_dは減衰角周波数（rad/s）である。指数項はフラットトップの垂下を決定するため、ループ抵抗が大きいほどパルスの有効部分が短くなる。パルスあたりの損失は実効電流に比例する。

P_loss = I_rms² · ESR

ここで、P_lossは消費電力（W）、I_rmsは実効リップル電流（A）です。30 mΩの部品が200 A rmsで1.2 kWを消費し、10 Hzの繰り返しでは、バンク内部でパルスあたり120 Jの熱が発生します。

2.3 直列回路における電圧分担

直列接続された部品は、その静電容量に反比例して電圧を分圧します。個々の許容誤差が±d%のN個の部品の場合、最悪の場合の不均衡比は次のようになります。

k_v = (1 + d/100)^N / (1 − d/100)^N − 1

ここで、k_v は最悪電圧と平均電圧の比、N は直列部品の数、d は容量許容誤差（パーセント）です。±5% の許容誤差で 24 段の場合、k_v ≈ 10 となり、最悪部分の電圧は約 10 倍になります。±1% でマッチングすると、同じストリングの k_v ≈ 0.6 になります。

2.4 絶縁寿命と加速係数

絶縁体は電圧、温度、時間によって劣化します。その寿命の関係は次のとおりです。

L = L₀ · (V₀/V)^n · exp(−E_a/(k · T))

ここで、L は期待寿命、L₀ は定格電圧 V₀ での寿命、V は動作電圧、n は電圧指数、E_a は eV 単位の活性化エネルギー、k はボルツマン定数、T は K 単位の絶対温度です。定格電圧の 70% にディレーティングすると、n = 8 ～ 10 の場合、寿命が 20 ～ 35 倍になります。エポキシ樹脂による封止により表面の吸湿が 90% 減少し、同じ式の湿度項が遅くなります。

図1 — 4つの制限が同時に作用します。±5%の24段でk_vを10付近に、200Armsで30mΩで1.2kWを消費し、100A/µsで5µHで500Vを追加します。

3. エンジニアリング上の課題

問題点1：系列の不均衡が連鎖的な崩壊につながる

ばらつきのある部品が混在する回路では、最も小さな部品に最も強い電界がかかります。その部品が最初に部分放電を起こし、静電容量が低下し、電圧が次の部品に伝わります。すると、数パルス以内に回路全体が放電してしまいます。解決策は、部品のロットを揃え、各段にバランス抵抗器を接続することです。

問題点2：ESR加熱によりループが暴走する

ESRを流れるリップル電流はケース温度を上昇させます。誘電体の温度が上昇するとtan δとESRが上昇し、同じ電流値でも損失が再び増加します。クラスII部品は、ケース温度が限界を超えるまで静電容量を失い、損失が増加する可能性があります。1kHzのデータシート値は実測値の制限を規定しないため、リップル周波数と動作温度の両方でESRを測定してください。

問題点３：立ち上がり振動がスイッチを損傷する

50 nsのエッジは50 MHzを超えるエネルギーを伝達します。5 µHのループインダクタンスでは、100 A/µsのエッジによってバス電圧に500 Vのスパイクが発生します。スイッチはこのスパイクをパルスごとに検出するため、コンデンサよりも先に半導体が劣化します。ループ面積は4 cm²以下、リード線の長さは3 mm以下にしてください。

4. 設計手順

戦略1：クラスI誘電体を選択する

共振段またはパルス形成段には、N4700/T3MクラスI誘電体から始めます。±30 ppm/℃の温度係数により、−30℃から+85℃の範囲で静電容量が維持され、静電容量-電圧直線性は99%以上を維持します。 クラスI誘電体 また、温度変化に対してESR（等価直列抵抗）を安定に保つため、不均衡と損失の計算式に必要な条件を満たします。

戦略2：許容誤差とインピーダンスを一致させ、静電容量だけを一致させない

ロット、プロセス、パッケージごとに各ストリングをグループ化し、静電容量、ESR、ESL、絶縁抵抗に基づいてペアリングします。静電容量の±2%の範囲内で、ESRとESLが5%以内に一致するようにすることで、電圧分担と電流分担を同時に実現できます。組み立て前に各ユニットの部品番号とテストデータを記録しておき、後で保守作業を行う際の基準値とします。

戦略3：損失図から熱経路を設計する

最悪の繰り返し周波数で P = I_rms²·ESR + 2π·f·C·V²·tan δ を計算し、内部温度を誘電率の限界値の 80% 以下に維持します。モジュールをスプレッダーに接着し、損失が 1 W/cm³ を超える箇所には銅製の空隙を設けるか、強制空冷を行います。HVC は、ご要望に応じて組み立て済みスタックの熱シミュレーションデータを提供します。

戦略4：性能を下げて冗長性を追加する

動作電圧を定格電圧の70%以下に維持し、予備段を1段追加することで、1つの故障後もバンクの機能を維持します。冗長段は故障後により多くの電流を流すため、その状態に合わせて定格を下げ、故障したユニットは次回の保守点検時に交換するようマークしておきます。

戦略5：レイアウト内の寄生要素を削減する

積層バスバーを使用してリード線の長さを3 mm未満に抑え、分岐導体を対称に配置し、ループ面積を4 cm²未満に抑えます。並列アレイでは、分岐インダクタンスが不均一だとdi/dtが不均一になり、逆電圧も不均一になるため、対称性が全体のインダクタンスよりも重要になります。 HVCT8G ねじ端子本体は積層バスバーにボルトで固定され、同時にリード線のインダクタンスを除去します。

戦略6：機械の状態を監視する

パルスごとにバンク温度、充電電流、放電ピークを記録し、最初の週のベースラインと比較します。同じ充電電圧でのケース温度の上昇、または電流ピークの低下は、誘電損失の増加を示しています。 HVRGHP サンプリング抵抗器 放電経路では、変流器なしで電流信号が得られます。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV直流。	60秒間、1.5倍の高電圧試験。
キャパシタンス	4700 pF ±20% (472M)。	1 MHz、1 V rms。
1MHzにおけるESR	50mΩ以下でなければなりません。	4端子測定。
ループインダクタンス（E40コード）	8 nH以下に抑えなければならない。	端子間隔40mm。
絶縁抵抗	500V DCで10GΩ以上。	25℃、相対湿度60%。
使用可能温度範囲	−40℃～+125℃。	IEC 60068-2試験。
パルスdv/dt機能	50 kV/µs以上。	定格電圧時。

5. パルス電源用HVCコンデンサ

パルス電源バンクには、容量値が安定し、リップル周波数で損失値が安定し、電圧定格に余裕があるコンデンサが必要です。HVCは、この用途向けに、中国・東莞にある自社工場（6,000平方メートル）で、1kVから150kVまでのN4700クラスI高電圧セラミックコンデンサを製造しています。

ここで重要な6つのパラメータ

• エネルギー密度は0.45 J/cm³で、同等の製品の約3倍です。 フィルムコンデンサ 同じ電圧で。
• 100kHzにおけるESRは30mΩ以下であり、これにより高繰り返し周波数においても損失項とケース温度を低く抑えることができる。
• ESLが20 nH未満であれば、50 nsのエッジにおける立ち上がりエッジのスパイクが制限される。
• 温度係数は±30 ppm/℃であるため、共振およびパルス形成パラメータは動作範囲全体にわたって維持されます。
• パルス寿命が10⁶ショット以上であるため、機器の寿命期間中に交換サイクルが不要になります。
• 60kV定格のエポキシ封止により、必要な絶縁距離を50%削減し、96時間の塩水噴霧試験に合格します。

配送とサポート

標準部品は4～8週間、マッチング済みアレイは6～10週間で出荷されます。各アレイにはユニットごとの静電容量とESRの記録が付属しているため、ペアリングデータはメンテナンスログに直接記録されます。 HVR-BSP 厚膜抵抗器 同一のスタック上でバランス調整と分配の両方の機能を担います。

ストリング長、充電電圧、リップル電流、繰り返し周波数を送信します。HVC は、不均衡比、損失値、温度上昇、および クロスリファレンス 村田製作所、ビシェイ、TDKの部品番号と2つのサンプルからなる評価キットを5営業日以内に送付します。

6。 よくある質問

Q1：一致した文字列が、なぜある段階で失敗するのでしょうか？

ペアリングによって初期分布が決定され、その後部品間の距離が徐々に離れていくためです。経年劣化、温度変化、部分放電履歴などによってユニット間の距離が離れていくため、いずれかのステージが先に限界に達します。サービス間隔ごとにユニットごとの静電容量とESRを記録し、基準値から10%以上変化したユニットは交換してください。

Q2：ESRはどのくらいまでなら高すぎると言えるのでしょうか？

損失値から計算してください。30 mΩの部品が200 A rmsで1.2 kWを消費し、その熱はヒートシンクに到達する必要があります。リップル周波数と動作温度でP = I_rms²·ESR + 2π·f·C·V²·tan δを計算し、内部温度を制限値の80%以下に保ってください。1 kHzのデータシート値ではこの質問には答えられません。

Q3：何段まで直列に接続できますか？

不均衡が許す限り多く。±5%の許容誤差で24段の場合、k_v ≈ 10となり、最悪の部分では平均電圧の10倍の電圧がかかります。許容誤差を±1%に厳しくすると、その係数は0.6に低下します。各段にバランス抵抗を追加し、ストリング全体の電圧が個々の定格の合計より少なくとも30%低くなるようにします。

Q4：先端部の突起は何が原因で発生するのですか？

ループインダクタンス。50 ns のエッジは 50 MHz を超えるエネルギーを供給し、100 A/µs で 5 µH のループインダクタンスは 500 V のスパイクを発生させます。ループ面積を 4 cm² 未満、リード長を 3 mm 未満に抑え、積層バスバーを使用し、エッジエネルギーに合わせてサイズの RC ダンピングネットワークを追加します。 高速回復ダイオード 充電経路において、回復電流がスパイクに加算されないようにする。

Q5：パルス整形回路に適した誘電体はどれですか？

クラスI誘電体は、バンクの温度上昇中も静電容量が一定値を維持する必要があるため、N4700/T3Mは±30 ppm/℃の静電容量-電圧直線性（99%以上）を維持するため、長時間の作業シフト中もパルス幅とインピーダンスが一定に保たれます。クラスII部品は単位体積あたりの静電容量が大きく、同じ範囲でドリフトがはるかに大きくなります。

Q6：銀行の劣化を検知するには、どのようなログを記録すればよいですか？

ケース温度、充電電流、放電ピーク値、およびストリングごとの静電容量を測定します。これらの値をパルスごと、またはサービス間隔ごとに記録し、最初の1週間の基準値と比較します。同じ充電電圧での電流ピーク値の低下、ケース温度の上昇、または静電容量が10%以上変化する場合は、誘電体の劣化を示唆しており、個々の測定値よりもその傾向が重要です。

7。 リファレンス

1. IEC 61010-1:2010+AMD1:2016, 計測、制御、実験室用電気機器の安全要件 ― 第1部：一般要件ジュネーブ：IEC、2016年。
2. IEC 61071:2017、 パワーエレクトロニクス用コンデンサジュネーブ：IEC、2017年。
3. IEC 60384-8:2015、 電子機器用固定コンデンサ ― 第8部：セラミック誘電体固定コンデンサ、クラス1ジュネーブ：IEC、2015年。
4. IEC 60270:2015、 高電圧試験技術 ― 部分放電測定ジュネーブ：IEC、2015年。
5. エリクソン、RW、マクシモビッチ、D.、 パワーエレクトロニクスの基礎第3版。Cham: Springer、2020年。
6. モハン、N.、アンダーランド、TM、ロビンス、WP、 パワーエレクトロニクス：コンバータ、応用、設計第3版。ニュージャージー州ホーボーケン：ワイリー、2003年。
7. FD キーファーンドルフ、M. フォースター、TA リポ、 PAM/PWMコンバータによるDCバスコンデンサリップル電流の低減IEEE Transactions on Industry Applications、第40巻、第2号、607-614ページ、2004年。https://doi.org/10.1109/tia.2004.824495
8. B. Wang、J. Meng、P. Zhao、 可変速ドライブにおけるアルミ電解コンデンサの経年劣化状態監視IEEE Transactions on Power Electronics、第37巻、第4号、pp. 4564-4574、2022年。https://doi.org/10.1109/tpel.2021.3121813
9. US 10,529,487、 内部電極のエッジ位置が異なる多層セラミックコンデンサ、太陽誘電株式会社、2020 年に付与、https://www.freepatentsonline.com/10529487.html
10. NF EN IEC 60384-8 (分類指数 C93-112-8)、 電子機器の利用によるコンデンサーの修正 – パート 8 : 中間仕様 – セラミックのディエレクトリックでのコンデンサーの修正、クラス 1。ラ・プレンヌ・サン・ドニ：AFNOR、2024年。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com