100kHz SiC YAGドライバー：セラミックコンデンサの選択

100kHz SiC YAGドライバー：セラミックコンデンサの選択

抽象

SiC MOSFETを用いることで、YAGフラッシュランプドライバは100kHzのスイッチング周波数で、10ns以下のエッジ幅で動作させることが可能になりました。しかし、この利点は、経路上のすべてのコンデンサに新たな負荷がかかるという形で現れます。具体的には、誘電損失が5倍、ESRが2～4倍に上昇し、各整流ループに35MHzのリンギングが発生します。本稿では、損失、リンギング、リップルの式、第一世代SiCドライバに見られる5つの故障モード、そしてコンデンサを定格値内に収めるための設計手順について解説します。

はじめに

炭化ケイ素MOSFETの登場により、YAGフラッシュランプの駆動電力段は、シリコンIGBTの20kHz帯域から100kHz以上にまで高速化されました。スイッチングエッジは数百ナノ秒から10ナノ秒未満に短縮されています。その結果、磁気部品の小型化、ネットワークへの電荷供給の精密な制御、そして同一筐体内での平均出力の向上が実現しています。

これらの利得はすべて、コンデンサへの余分な負荷として現れます。100 kHzのスイッチングレートでは、各フィルタおよびバイパス部分の誘電損失項が20 kHzの場合と比較して5倍になります。50～100 kV/µsのdv/dtは、整流経路上のすべての寄生ループを励起します。

高速エッジは制御回路やトリガー回路にも結合するが、これらの回路にはこれまでそのようなスペクトル成分は存在しなかった。シリコンドライバでは十分な性能を発揮していたコンデンサが、SiCドライバでは過熱、リンギング、または故障する最初の部品となることが多い。

この記事では、SiCドライバにおける4つのコンデンサ位置、損失とリンギングのメカニズム（具体的な例を含む）、5つのフィールド故障モード、およびそれらに基づく設計とディレーティングの手順について解説します。

2. コアメカニズム

2.1 スイッチング周波数による損失スケーリング

交流ストレス下におけるコンデンサの損失は、オーム項と誘電項から構成される。

P_loss = I_rms² · ESR + 2π · f · C · V_rms² · tanδ.

ここで、P_lossは消費電力（W）、I_rmsは実効電流（A）、ESRは等価直列抵抗（Ω）、fは周波数（Hz）、Cは静電容量（F）、V_rmsは実効電圧（V）、tanδは損失正接である。

誘電項は周波数に比例します。20kHzから100kHzに周波数を上げると、静電容量、電圧、誘電正接が同じ場合、誘電項は5倍になります。オーム項も増加します。これは、電極金属の表皮深さが1/√fに比例して減少し、実効ESRが2～4倍になるためです。

20kHzで1Wの電力を消費するバイパスコンデンサは、同じ回路内で100kHzでは10～20Wの電力を消費する可能性がある。この数値を熱経路内に抑えるには、低損失・低ESRの誘電体を用いる必要がある。

2.2 dv/dtとリンギング機構

電圧スルーレートは、バス電圧とエッジ時間に依存します。

dv/dt = V_bus / t_r.

ここで、dv/dtはkV/µs単位のスルーレート、V_busはDCバス電圧（V）、t_rは立ち上がり時間（ns）です。800Vのバスを10nsで切り替えると、80kV/µsになります。

整流ループ内の各浮遊インダクタンスは、デバイスの出力容量と共振する。

f_ring = 1 / (2π · √(L_loop · C_ds)).

ここで、f_ringはリング周波数（Hz）、L_loopはループインダクタンス（H）、C_dsはデバイスの出力容量（F）です。L_loop = 20 nH、C_ds = 1 nFの場合、f_ring = 35.6 MHzとなります。

ターンオフ時のオーバーシュートは、バス電圧に誘導性項を加える。

V_peak = V_bus + L_loop · di/dt.

ここで、V_peak はデバイスのピーク電圧 (V)、di/dt はターンオフ電流の傾き (A/ns) です。I_off = 100 A、t_f = 20 ns の場合、傾きは 5 A/ns です。20 nH のループは 100 V を追加し、50 nH のレイアウトは 250 V を追加します。800 V のバスでは、1200 V のデバイスを 1050 V に押し上げ、そのマージンの半分以上を使用します。

2.3 100kHzにおけるリップル電流

降圧型充電段の出力にあるフィルタコンデンサは、インダクタのリプルを吸収する。

ΔI_L = V_out · (1 − D) / (f_sw · L).

ここで、ΔI_Lはインダクタのピークツーピークリップル（A）、V_outは出力電圧（V）、Dはデューティサイクル、f_swはスイッチング周波数（Hz）、Lはインダクタンス（H）である。

ΔV_out = ΔI_L / (8 · f_sw · C).

ここで、ΔV_out は出力リップル電圧 (V)、C はフィルタ容量 (F) です。D = 0.75、f_sw = 100 kHz、L = 500 µH の 400 V から 300 V への段では、ΔI_L = 1.5 A となります。C = 10 µF の場合、出力リップルは 0.19 V です。

10 mΩのセラミックコンデンサを使用した同じフィルタでは、約2～10 mWのリプル損失が発生します。100 mΩの電解コンデンサでは、その20～100倍の損失が発生するため、100 kHzでは定格限界に近い状態で動作します。

2.4 熱的影響と定格低下

温度上昇は、消費電力と熱抵抗に比例する。

ΔT_rise = P_loss · R_th.

ここで、ΔT_riseは温度上昇（℃）、P_lossは消費電力（W）、R_thは熱抵抗（℃/W）を表す。静電容量も誘電体の温度係数によって変化する。

tanδ = 0.0002 の低損失 N4700 部品は、100 kHz のリップル 200 V rms で、10 nF あたり約 25 mW を消費します。一方、tanδ = 0.02 のクラス II 誘電体を使用した同じ部品は 2.5 W を消費し、ヒートシンクが必要です。定格電圧の 60～70% にディレーティングすることで、熱マージンがなくなったときに始まる劣化を防ぐことができます。

図1 — 10ナノ秒未満のSiCエッジは誘電損失を増幅し、ESRを上昇させ、20ナノヘルツのループはフィルムバイパス部分が既に誘導性である箇所でリング状に広がる。

3. エンジニアリング上の課題

問題点1：リンギングと50kV/µsを超える電圧オーバーシュート

10 ns以下のSiCエッジは、すべてのデカップリングノードを35 MHzで共振させます。リングは100～250 Vに達し、放射中にデバイスにストレスを与えます。また、ゲートドライバにも結合し、デバッグを繰り返すと、フロントエッジジッタとフラットトップサグが発生します。

原因はループ内の寄生要素にある。20～50 nHの等価直列容量（ESL）を持つコンデンサが、共振を減衰させるのではなく、共振に関与してしまうのだ。

問題点２：ESR上昇による高周波リップル発熱

100kHzでは、表皮効果と近接効果によりコンデンサのESRが1kHz時の値の2～4倍に上昇し、オーム損失がより小さな電極領域に集中する。その結果、ケース温度が上昇し、静電容量とインピーダンスが変化する点を超える。

30分間の連続運転後に性能が低下するユニットは、通常このようなドリフト現象を示します。これは、スナバ回路またはフィルタ回路が室温で調整されており、高温時の応答特性が一致しなくなったためです。

問題点3：自己共振により、1MHzを超えるすべてのフィルターが制限される

自己共振周波数は、バイパス部品の有効帯域の上限を決定します。ESLが20～50 nHの部品は7～15 MHzで自己共振するため、35 MHzのリングを減衰させることはできません。ESLが10 nH未満のネジ端子セラミックのみが、その周波数で容量性を維持します。

コンデンサは直流容量試験に合格しても、35MHzでは不合格となる場合があります。実装によってデータシートの値に5～15nHが加算されるため、最終レイアウトでのインピーダンス曲線を確認してください。

問題点4：高PRFにおけるPFNの電圧反転ストレス

繰り返し周波数が高いほど、ネットワークストレージコンデンサはより多くの逆極性イベントにさらされます。放電が減衰不足となり、コンデンサは逆極性になります。メタライズドポリプロピレンフィルムは、寿命が尽きるまでに約40%の逆極性に耐えますが、N4700セラミックは80%以上に耐えることができます。

100kHzクラスのPRFでは、反転値が耐用年数を決定します。差動プローブを用いて端子波形を測定し、実使用条件下でサンプルの許容範囲を確認してください。

問題点5：制御回路およびトリガー回路への高速エッジ結合

80 kV/µsのエッジ電圧は、浮遊容量を介してゲート駆動線、同期線、およびフィードバック線に結合します。使用箇所に低インダクタンスのバイパス回路がない場合、このエネルギーによってタイミングジッタや誤トリガーが発生します。コントローラに到達する前に破損した信号は、ソフトウェアフィルタによって除去されません。

このモードは、第一世代のSiCレーザー電源でよく見られる現象です。解決策としては、各制御レール入力から10mm以内にセラミック製のバイパス回路を設けることです。

4. 設計手順

戦略1：自己共振周波数がリング共振周波数の10倍以上となるコンデンサを選択する

35MHzでリンギングする100kHzスイッチングレギュレータの場合、すべてのバイパス部品は少なくとも50MHzまで容量性を維持する必要があります。ESLが10nH以下のネジ端子N4700セラミックは、この制限を満たしますが、鉛入りフィルムや電解部品は満たしません。

最終レイアウトでは、実装インダクタンスが5～15 nH加算されるため、インピーダンスアナライザでf_SRを確認してください。全体の静電容量を維持しながら複合自己共振周波数を上げるには、大きな部品1つではなく、複数の小さなセラミックを並列接続してください。

戦略2：応力がかかるすべての節点に低損失誘電体を使用する

tanδ≦0.1%、ESR＜10mΩ（100kHz）のN4700クラスI誘電体を使用します。これにより、誘電損失と反転の問題を同時に解決するクラスII部品と比較して、誘電率が100分の1に低下します。

周波数と電圧がともに最も高くなるネットワークチャージバス、DCバスバイパス、スナバ回路、およびトリガー結合点に使用してください。10～100MHz帯では、ゲート駆動入力と制御レール入力にHVCT8GおよびHVCT9Gディスクセラミックを追加してください。

戦略3：RCまたはRCDネットワークを使用してリンギングを抑制する

各SiCデバイスに、C_dampがデバイス出力容量の3～10倍、R_dampが√(L_loop/C_damp)に近いR_damp–C_damp分岐を追加します。これにより、減衰ループは10サイクルにわたって鳴り続けるのではなく、1サイクル以内に落ち着きます。

メインスイッチには、エネルギーバランス C = L·I²/ΔV² から RCD スナバのサイズを決定し、 HVR-BSP スナバ抵抗器 定格は2π·f·C·V²のリセット電力です。レイアウトを確定する前に、デバイス端子におけるオーバーシュートがバス電圧の10%未満であることを確認してください。

戦略4：熱伝達経路を一定のΔT制限値に設計する

誘電体からケース、ヒートシンク、周囲環境までの経路を定義します。最大PRF時でも最も高温になるコンデンサの温度が85℃以下に保たれるようにヒートシンクのサイズを決定し、コンデンサバンク全体に強制空冷を行います。

コア温度を10℃下げるだけで、経年劣化しやすい部品の寿命は2倍になります。すべてのコンデンサの定格電圧を60～70%に下げることで、高周波における電界加速劣化に対する最も安価な対策となります。

戦略5：SiCロードマップと連携してコンデンサのロードマップを計画する

最初の2年間は、ハイブリッドバンクを運用する。バイパス、スナバ、デカップリングには低ESLセラミックを使用し、バルクエネルギー貯蔵が避けられない場合にのみフィルムまたは電解部品を使用する。PRFとバス電圧が上昇するにつれて、ネットワークストレージを逆極性耐性のあるセラミックアセンブリへと移行する。

各ステップにおいて、データシートに基づき、80%以上の反転許容値を再検証してください。後年、バス容量とスナバ機能をパワーモジュールに統合し、セラミックをSiCダイの隣に共パッケージすることで、ディスクリートレイアウトで生じるループインダクタンスを除去します。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV直流。	60秒間、1.5倍の高電圧試験。
キャパシタンス	4700 pF ±20% (472M)。	1 MHz、1 V rms。
1MHzにおけるESR	50mΩ以下でなければなりません。	4端子測定。
ループインダクタンス（E40コード）	8 nH以下に抑えなければならない。	端子間隔40mm。
絶縁抵抗	500V DCで10GΩ以上。	25℃、相対湿度60%。
使用可能温度範囲	−40℃～+125℃。	IEC 60068-2試験。
パルスdv/dt機能	50 kV/µs以上。	定格電圧時。

5. SiCドライバノード用HVCコンデンサ

SiCドライバには、100kHzでの低損失、低パッケージインダクタンス、および反転に対する許容度が必要です。HVCは、 N4700 （T3M）中国東莞にある6,000平方メートルの自社工場で、1kVから150kVまでのクラスIセラミックコンデンサを製造しています。

ここで重要な6つのパラメータ

• 100kHzにおける誘電正接が0.1%以下、ESRが10mΩ以下。誘電率はクラスII部品の100分の1以下に抑えられているため、周波数による損失が熱経路に及ぶことはありません。
• ネジ端子接続時における等価直列インダクタンス（ESL）は10 nH未満です。この部品は100 MHzを超えても容量性を維持するため、35 MHzのループリングを減衰させます。
• 電圧反転耐性は80%以上で、金属化ポリプロピレンフィルムの約40%を大きく上回る。高PRFネットワーク放電による早期故障モードはもはや発生しない。
• 温度係数は0～4700 ppm/℃（±1000 ppm/℃）と小さく、圧電効果も小さい。静電容量ドリフトは-25℃から+125℃の範囲で±0.35%以内に収まるため、ステージが高温になってもフィルタとスナバ回路の調整状態が維持される。
• 電解質なし、エポキシ樹脂パッケージ、部分放電は5 pC未満。この数値は、フィルムや電解質部分を侵食する20～30 kVの繰り返しトリガーパルス下では重要となる。
• 同じステージ用の関連パーツ、以下を含む 高速回復ダイオード t_rrが50 ns未満で、 HVRGHPサンプリング抵抗器 現在のループの場合。

配送とサポート

標準部品は4～8週間、ハイブリッドバンク用のマッチングセットは6～10週間で出荷されます。HVCアプリケーションエンジニアリングは、コンデンサバンクの自己共振およびループインダクタンス解析、スナバ回路のサイズ決定、および熱シミュレーションをサポートします。

スイッチング周波数、バス電圧、エッジ時間、デバイスの C_oss、および PRF を送信します。HVC は、部品番号、100 kHz での ESR および tanδ データ、 クロスリファレンス Vishay、Murata、TDKの部品との比較、および2つのサンプルキットを5営業日以内にお届けします。

6。 よくある質問

Q1：IGBTでは低温で動作していたコンデンサが、SiCドライバではなぜ発熱するのでしょうか？

損失項はどちらも周波数とともに増加するためです。誘電損失は周波数fに比例するため、同じ電圧と静電容量の場合、100kHzでは20kHzの5倍になります。表皮効果によってESRも2～4倍に上昇するため、20kHzで1Wを消費する部品は、100kHzでは10～20Wに達する可能性があります。

Q2：整流ループではどのくらいのリング周波数が予想されますか？

f_ring = 1/(2π·√(L_loop·C_ds)) から設定します。1 nF のデバイス容量を持つ 20 nH のループは 35.6 MHz でリングを発しますが、これはフィルムまたは電解バイパスの自己共振周波数よりも高い値です。ESL が 10 nH 未満のセラミックのみがその周波数で容量性を維持し、リングを減衰させます。

Q3：ループインダクタンスによってオーバーシュートはどれくらい増えますか？

V_peak = V_bus + L_loop·di/dt。100 A を 20 ns でスイッチングする場合、傾きは 5 A/ns なので、20 nH のループでは 100 V が加算され、50 nH のレイアウトでは 250 V が加算されます。800 V のバスでは、後者の場合、1200 V のデバイスには 150 V のマージンしか残りません。

Q4：フィルムコンデンサは高PRF反転動作に対応できますか？

金属化ポリプロピレンは、寿命が尽きるまでに約40%の反転に耐えますが、N4700セラミックは80%以上に耐えます。100kHzクラスのPRFでは、この差がサービス間隔を決定します。まず端子波形を測定し、次に実際の使用条件下でサンプルを用いて許容範囲を確認してください。

Q5：コンデンサバンクを冷却するにはどうすればよいですか？

クラスI誘電体を使用してソース側での損失を削減し、最大PRF時でも最も高温になる部分が85℃以下に保たれるように熱経路のサイズを決定します。バンク全体に強制空冷を行うことで、コア温度を約10℃下げることができ、経年劣化に敏感な部品の寿命を2倍に延ばすことができます。また、定格電圧の60～70%にディレーティングしてください。

Q6：ハイブリッドバンクにはどの部品が含まれますか？

バイパス、スナバ、デカップリングには低ESLセラミックを使用し、電解コンデンサまたは フィルムコンデンサ バルクエネルギー貯蔵用の部品のみ。 HVCT8G ドアノブ ネットワーク充電バスとトリガー結合点上の部分を調整し、レイアウトが確定した後にインピーダンス曲線を再確認します。

7。 リファレンス

1. IEC 60825-1:2014、 レーザー製品の安全性 ― パート1：機器の分類と要件ジュネーブ：IEC、2014年。
2. IEC 61071:2017、 パワーエレクトロニクス用コンデンサジュネーブ：IEC、2017年。
3. IEC 60384-8:2015、 電子機器用固定コンデンサ ― 第8部：セラミック誘電体固定コンデンサ、クラス1ジュネーブ：IEC、2015年。
4. IEC 60270:2015、 高電圧試験技術 ― 部分放電測定ジュネーブ：IEC、2015年。
5. エリクソン、RW、マクシモビッチ、D.、 パワーエレクトロニクスの基礎第3版。Cham: Springer、2020年。
6. モハン、N.、アンダーランド、TM、ロビンス、WP、 パワーエレクトロニクス：コンバータ、応用、設計第3版。ニュージャージー州ホーボーケン：ワイリー、2003年。
7. ライ・チャンタオ、マオ・ジュンファ、チャン・ムシュイ、 高速アプリケーションにおけるDCブロッキング多層セラミックコンデンサの補償設計IEEE Transactions on Components, Packaging and Manufacturing Technology、第1巻、第5号、742-751ページ、2011年。https://doi.org/10.1109/tcpmt.2011.2116016
8. AND90319/D：高電圧SiC FET用RCスナバ設計、オンセミ、https://www.onsemi.com/download/application-notes/pdf/and90319-d.pdf 。
9. US 9,627,134、 セラミック誘電体組成物およびそれを含む多層セラミックコンデンサ (Ca-Sr-Zr-Ti 常誘電システム)、Samsung Electro-Mechanics Co., Ltd.、2017 年に付与、https://www.freepatentsonline.com/9627134.html
10. GB/T 17702-2021、 電力電子容器 (パワーエレクトロニクス用コンデンサ)。北京：国家市场监督管理总局、2021年。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com