PCB用UV硬化装置の電力密度設計

PCB用UV硬化装置の電力密度設計

抽象

2 m のキャビネットで 8 kW を供給していた PCB 硬化チャンバーは、同じ設置面積で 16 kW を供給する必要があり、電源のあらゆる立方センチメートルが争点となっています。この記事では、その電源の電力密度定義、DC リンク容量、コンデンサ損失、ホットスポット温度、フィルタ自己共振を導出し、4 つの問題点を挙げ、6 つの設計手順を示します。2 W の部品は、85 °C 以下に維持するために 3.9 cm² の銅を必要とします。

はじめに

プリント基板の製造工程では、はんだマスクの硬化と、フレキシブル回路用のカバーレイまたは接着剤による接合という2つの工程で紫外線エネルギーが消費されます。どちらの工程も、パネル全体に均一で再現性のある照射量が必要であり、より少ない設置面積でより高速に動作するコンベア式硬化システムへの移行が進んでいます。

その結果、電力密度の向上が求められるようになった。2015年には2mの筐体で8kWの電力を供給していた硬化室は、現在では同じ設置面積で16kWの電力を供給するか、あるいは半分の容積で同じ8kWの電力を供給する必要がある。

トランス、ヒートシンク、インダクタ、コンデンサバンク、ランプまたはLEDヘッドなど、あらゆる部品が1立方センチメートルごとに詰め込まれている。コンデンサバンクはこれらの受動部品の中で最大のものであり、その設置面積が機械設計を決定づける。

この市場における電力密度は、コンベアの長さ（メートル）と工場床面積（平方メートル）で測定されます。同じ硬化エネルギーを20%小型の筐体で供給できる機械があれば、工場は同じ設置面積にもう1つの生産ラインを設置できます。

2. コアメカニズム

2.1 電力密度と争われる体積

電源の性能指数は、出力電力と筐体容積によって決まります。

P_density = P_out / V_enclosure

ここで、P_densityはワット/立方メートル単位の電力密度、P_outはワット単位の出力電力、V_enclosureは立方メートル単位の筐体容積である。

300 cm³の区画内で8 kWの電源を稼働させた場合、密度は26.7 W/cm³となる。同じ区画内で出力を2倍にすると、密度は53.3 W/cm³となり、コンデンサバンクはその密度で温度を維持しなければならない。

2.2 リップル許容値からのDCリンク容量

ホールドアップ容量は、負荷電力、リップル周波数、バス電圧、および許容リップルに依存します。

C_dc = P_out / (2 × f_ripple × V_bus × ΔV)

ここで、C_dcは必要な静電容量（ファラッド単位）、P_outは出力電力、f_rippleはリップル周波数、V_busはバス電圧、ΔVは許容リップル電圧である。

8 kW、100 Hzのリプル、400 Vのバス電圧、許容リプル電圧が8 Vの場合、必要な容量は12.5 mFです。許容リプル電圧を16 Vに倍増すると、容量は6.25 mFに半減します。これは一見、容量削減のように見えますが、リプル電流とESRを計算に加えるとそうはいきません。

2.3 コンデンサの損失

銀行は、各並列位置のESRにおいてリップル電流を散逸させる。

P_C = I_ripple² × ESR

ここで、P_C はコンデンサ 1 つにおける電力損失 (ワット)、I_ripple はその部分を流れる実効リップル電流 (アンペア)、ESR はそのリップル周波数における等価直列抵抗 (オーム) である。

80mΩでそれぞれ5Armsの電流が流れる6つの位置は、それぞれ2Wの電力を消費し、バンク全体では12Wの電力を消費します。この熱は取り付け面から放出されるため、バンクの設置面積とバンクの損失は連動しています。

2.4 密閉キャビネット内のホットスポット温度

ホットスポットは熱放散と熱経路の両半分に沿って移動する。

ΔT = P_C × (R_th_internal + R_th_mounting)

ここで、ΔTは局所周囲温度からのホットスポット温度上昇（ケルビン）、P_Cは電力損失（ワット）、R_th_internalは部品の内部抵抗、R_th_mountingは基板と取り付け部の抵抗である。

設置面積を半分にすると、R_th_mountingは2倍になります。密閉された3Lのキャビネットでは、2Wの部品が6個あると、周囲の温度が15Kから20K上昇するため、基準温度が上昇し、取り付け状態が悪化します。

2.5 フィルタの自己共振と伝導帯

入力フィルタコンデンサは伝導性放射帯域全体にわたって動作する必要があり、その自己共振によって動作しなくなる周波数が決まります。

f_SRF = 1 / (2π × √(ESL × C))

ここで、f_SRFは自己共振周波数（ヘルツ）、ESLはパッケージおよび接続インダクタンス（ヘンリー）、Cは静電容量（ファラッド）です。

100 nFのコンデンサに2 nHの等価直列インダクタンス（ESL）を加えたものは11.3 MHzで共振し、150 kHzから30 MHzの帯域の大部分をカバーします。一方、20 nHのリード付きコンデンサは3.6 MHzで共振し、それ以上の周波数ではコンデンサはインダクタとして動作し、フィルタの減衰は停止します。

図1 — 2cm²のパッド上の2Wコンデンサは、60℃の密閉キャビネット内で104℃に達し、3.9cm²の銅によって85℃の制限値以下に抑えられます。

3. エンジニアリング上の課題

課題1：損失に対する足跡

設計者は基板に収まる最小のコンデンサを選定するが、試作段階でその部品が40Kも高温になることが判明する。データシートに記載されているリップル定格は、周囲温度60℃の狭い密閉容器内ではなく、自由空間で測定されたものである。

復旧には設計変更とスケジュール遅延というコストがかかる。しかし、部品下の銅面積によって熱抵抗値が決まるため、実装時の熱抵抗を選定基準に含めれば、どちらも回避できる。

課題2：小型クラスII部品におけるバイアス依存性容量

小型化を図るため、設計者は高誘電率のX7RまたはY5V部品を使用するが、これらの部品は動作時のDCバイアスにおいて公称静電容量の50%～80%を失う。その結果、リップル電圧は許容値の2～4倍を超過する。

症状としては、LEDのちらつき、ランプ出力の変調、電流ループの誤作動などが挙げられますが、レイアウトは正しく見えます。高密度クラスI誘電体は値を保持するため、選択したパッケージはモデルどおりに動作します。

問題点３：バンクと磁気回路間の熱結合

高密度システムでは、DCリンクコンデンサはトランスの隣に配置される。密閉された3Lの容積内にそれぞれ2Wを消費する6つの部品が、周囲の温度を15Kから20K上昇させる。

こうなると、すべての部品がディレーティング曲線に近づき、10度ルールでは周囲温度が20K上昇するとコンデンサの寿命が75%低下することになります。結合は仮定するのではなく、測定する必要があります。

問題点4：コンベアラインの振動と機械的ストレス

コンベア式の硬化ラインは振動する。大型のネジ端子コンデンサは重量があり、基板やはんだ接合部を曲げ、端子の亀裂は断続的な接触不良として現れ、診断が困難になる。

振動に加えて熱サイクルによって亀裂が拡大する。機械的な支持、スペーサー、およびコンフォーマルコーティングは、これら両方の問題を同時に解決し、現場での修理よりもコストが低い。

4. 設計手順

戦略1：部品ごとに損失限度額を設定する

レイアウトを行う前に、最悪温度における各コンデンササイトのP_C = I_rms² × ESRを計算します。通気型設計では部品1個あたり2W、密閉型モジュールでは0.5W（2cm²のフットプリントでは0.25W/cm²）を許容します。

誘電体クラスを最初に選び、次にパッケージを選びます。誘電体クラスによってESR（等価直列抵抗）が決まり、それによって損失が決まり、パッケージによってその損失を運ぶ熱経路が決まります。

戦略2：クラスI誘電体の標準化

指定 N4700 周波数特性が重要となる箇所やリップルが大きい箇所には、クラスIの誘電体を採用。±30 ppm/℃の誘電率と0.1%以下の誘電損失率により、25℃で選択したパッケージは85℃およびフルバイアス時でも同様の挙動を示します。

これにより、クラスII設計におけるディレーティングの悪循環が解消されます。クラスII設計では、公称容量で選定された部品を、バイアス曲線を適用した後に、より大きな容量の部品に交換する必要が生じます。この変更だけで、30%から50%の体積削減が実現します。

戦略3：DCリンクに並列接続された小型部品

10 nFの低ESL部品を4個使用することで、熱が4つの取り付け箇所に分散され、部品あたりの電流が4分の1に削減されます。全体の体積はほぼ同じままで、ホットスポットと機械的応力の両方が低下します。

各部品は、同じ総電流における単一の大型部品の1/16の損失も負担します。 HVCT8G 取り付けに機械的な支持が必要な部品。

戦略4：熱経路を電気経路と連動させて設計する

筐体の空気取り入れ口側にバンクを配置し、各部品の下に銅箔パターンを追加し、反対側の基板面にサーマルビアを使用します。この組み合わせにより、部品コストをかけずにホットスポット温度を10K以上低減できます。

ポッティング工程前に、測定されたホットスポットを設計値と比較してください。ポッティング済みのモジュールは再加工できないため、まず未封止のユニットで熱伝導経路を確認する必要があります。

戦略5：密封前にサーマルイメージングで確認する

最終レイアウトを正確に試作し、30分間フルパワーで動作させ、各コンデンサ位置のホットスポット温度を記録します。いずれかの部品の温度が本体温度の85℃を超えた場合は、レイアウトを修正してください。

硬化サイクルをランプの最大出力で8時間実行し、1時間ごとに位置をサーモグラフィーで測定する。8時間にわたる傾向は、30分間の実行ではまだ到達していない結合項を示している。

戦略6：振動と半田付けを同時に評価する

最も重量のあるコンデンサには、機械的サポートを備えたネジ端子またはスルーホール部品を使用し、認定計画に熱サイクル試験と振動試験を含めること。 厚膜抵抗器 と 整流ダイオード その隣にある関節も同じ処理が必要だ。なぜなら、それらの関節も同じ負荷によってひび割れるからだ。

加える フィルムコンデンサ DCリンク電流に大きな低周波成分が含まれる場合、フィルム部がバルクリプルを処理し、セラミックバンクが高周波成分を処理することで、損失と体積の両方を分離します。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	60秒間、1.5倍の高電圧試験
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms
1MHzにおけるESR	< 50 mΩ	-
ループインダクタンス（E40コード）	< 8nH	端子間隔40mm
絶縁抵抗	> 10 GΩ @ 500 V DC	25℃、相対湿度60％
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ
パルスdv/dt機能	> 50 kV/µs	定格電圧で

5. PCB硬化装置用HVCコンパクトコンデンサ

この製品の製造には、バイアスディレーティングなしでの静電容量密度、密閉型キャビネットに収まるほどの低損失、そしてコンベアライン上での機械的な堅牢性という3つの要件が求められています。HVCは、東莞にある6,000平方メートルの自社工場で、1kVから100kVまでのコンデンサを製造しています。

ここで重要な6つのパラメータ

• バイアスディレーティングなしで小型パッケージに高容量密度を詰め込んだクラスI誘電体により、DCリンクおよびトリガー段の体積を30%～50%削減できます。
• 1kHzにおける損失係数は0.1%未満であり、セラミック技術が提供する自己発熱の最低値に抑えられ、密閉型筐体内で部品あたり0.5Wの制限値を達成することが可能です。
• 1kVから100kVまでの電圧範囲を1つの製品ファミリーで提供することで、400VDCリンク部品と4kVトリガー部品は1つの製造プロセスと1つの認定ファイルを共有します。
• 定格電圧の1.2倍において5 pC以下の部分放電を行うことで、硬化室のオゾン濃度が高い雰囲気下での高電圧箇所の侵食を防ぐ。
• 温度係数は±30 ppm/℃であるため、冷間始動時にランプ出力を校正する装置は、8時間のシフト終了時にも同じ線量を照射する。
• 40 mmの端子コードでESLが8 nH未満なので、100 nFのフィルタ部品は11.3 MHzで共振し、伝導帯域全体で減衰します。HVC部品は、電気的パラメータとフットプリントに適合します。 村田 現場修理プログラムで使用されるネジ式コンデンサ。

配送とサポート

標準部品は4～8週間、マッチング済みのバンクセットは6～10週間で出荷されます。HVCアプリケーションエンジニアリングは、設置面積の選定、損失計算、筐体の熱モデリングをサポートします。

リップル電流プロファイル、筐体の熱モデル、目標電力密度、および取り付け図面をお送りください。HVCは、損失計算、部品ごとの取り付け面積、PDテストレポート、およびサンプルを含む、設置面積を最適化したコンデンサプランを2週間以内にご返送いたします。

6。 よくある質問

Q1：16kWキャビネットのDCリンク容量はどのように決定すればよいですか？

リップル許容値から、C_dc = P_out / (2 × f_ripple × V_bus × ΔV) となります。8 kW、100 Hz、400 V、リップル 8 V の場合、答えは 12.5 mF です。損失と実装面積によって、その容量がどのように分割されるかが決まります。

Q2：フットプリントを半分にすると、なぜ気温が上昇するのですか？

銅の面積が半分になると、R_th_mounting は2倍になるためです。密閉された 3 L のキャビネットでは、6 つの 2 W 部品によって局所的な周囲温度も 15 K から 20 K 上昇するため、ΔT = P_C × (R_th_internal + R_th_mounting) の両方の項が同時に増加します。

Q3：2Wのコンデンサにはどれくらいの基板面積が必要ですか？

約3.9cm²。内部抵抗2K/Wの60℃キャビネット内では、2cm²のパッド上の2W部品は104℃に達し、85℃の本体限界温度は3.9cm²で到達します。注ぎ口を大きくする方が、ファンを追加するよりも安価です。

Q4：クラスII部品がリップル目標を達成できないのはなぜですか？

動作時の直流バイアスにおいて、公称静電容量の50%～80%が失われるため、リップル電圧が許容値の2～4倍になり、LEDのちらつき、ランプの電力変調、電流ループの誤作動といった現象が発生します。

Q5：密閉型モジュール内では、銀行はどのように配置すべきですか？

1つの大きな部品の代わりに、4つの並列接続された10 nFの部品を使用する。それぞれの部品は全体の4分の1の電流と16分の1の放熱量を担当し、熱は4つの取り付け箇所に分散され、各接合部にかかる機械的ストレスは本体質量とともに減少する。

Q6：ポッティングを行う前に、熱調査ではどのような点を確認すべきですか？

コンデンサの各位置を、まず30分間、その後8時間の硬化サイクルにわたって1時間ごとに、全負荷状態で検査します。85℃を超える温度に達した部品はレイアウト変更が必要となり、ポッティング工程を経るとその後の変更は不可能になります。

7。 リファレンス

1. E. クッフェル、WS ザングル、J. クッフェル、 高電圧工学の基礎第2版​​、ニューネス、2000年。
2. N. モハン、TM アンダーランド、WP ロビンス、 パワーエレクトロニクス：コンバータ、応用、設計、第3版、Wiley、2003年。
3. MIL-HDBK-217F 通知 2、 電子機器の信頼性予測、1995。
4. IEC 60384-1:2021、 電子機器用固定コンデンサ - パート1：一般仕様第6版。ジュネーブ：IEC、2021年。
5. IEC 61071:2017、 パワーエレクトロニクス用コンデンサ第2版​​。ジュネーブ：IEC、2017年。
6. H. WangとF. Blaabjerg、 電力変換器におけるDCリンク用途向けコンデンサの信頼性 ― 概要、IEEE Transactions on Industry Applications、vol. 50、no. 5、pp. 3569-3578、2014。https://doi.org/10.1109/tia.2014.2308357。
7. D. Li、Y. Zhong、X. Zhou、G. Zhai、 相場場による多層セラミックコンデンサの破壊解析方法、IEEE Transactions on Components, Packaging and Manufacturing Technology、vol. 14、no. 2、pp. 211-220、2024。https://doi.org/10.1109/tcpmt.2024.3359598。
8. ST1、ST2、ST3シリーズ 高電圧セラミックコンデンサ スタックDean Technology、https://www.deantechnology.com/st1-st2-st3-series-high-voltage-ceramic-capacitor-stacks/ 。
9. MKRS IGBTスナバコンデンサ（フィルムコンデンサ）Exxelia、https://exxelia.com/en/product/detail/771/mkrs 。
10. GB/T 17702-2021、 電力電子容器。 北京：中国标準出版社、2021年。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサの技術資料、https://www.hv-caps.com