YAGフラッシュランプドライバ：マルチセクションPFNインピーダンス整合

YAGフラッシュランプドライバ：マルチセクションPFNインピーダンス整合

抽象

YAGフラッシュランプは、弱電流時には高インピーダンス状態から、ピーク電流時には低インピーダンス状態へと変化します。本稿では、マルチセクションLCネットワークの整合ウィンドウ、パルス幅を決定する反射および誤差の式、そして10～100Hzの周波数帯域においてフラットトップ誤差を±5%以内に抑えるためのセクションペアリングおよび減衰の手順について説明します。

はじめに

フラッシュランプはガスプラズマ負荷であり、そのインピーダンスは放電状態によって変化する。弱放電状態ではランプ電流は低く、等価インピーダンスは高い。主放電が始まると、プラズマ温度とキャリア密度が急速に上昇する。ランプ電圧、電流、インピーダンスはすべて1パルス内で変化する。

静的抵抗に適合したネットワークは、ある瞬間にのみその状態を維持します。同じネットワークでも、フラットトップまたはテール部分で反射、リンギング、エネルギーリターンが発生する可能性があります。この誤差は、複数のシステム指標に波及します。パルス幅の誤差はポンプの持続時間に影響を与え、フラットトップの傾斜はレーザーエネルギーの再現性に影響を与えます。

高速動作では、もう一つ問題が生じます。コンデンサとインダクタの温度が上昇し、それに伴ってLとCの値も変化します。その結果、高温時のインピーダンスは低温時のインピーダンス設定値から乖離してしまいます。この問題は、公称インピーダンス、セクション割り当て、許容誤差、温度、ESR、ESL、コア飽和のチェックという3つの設計レベルで制御されます。

2. コアメカニズム

2.1 動的ランプインピーダンス

短い時間範囲では、ランプの電圧と電流は局所的なべき乗則に従う。

Vlamp ≈ K0 · I^α.

ここで、Vlampはランプ電圧、Iはランプ電流であり、K0とαはガス圧、ランプの構造、動作状態によって変化する。

動的抵抗とは、その曲線の局所的な傾きのことである。

Rdiff = dVlamp / dI.

ここで、Rdiffは動作点における動的抵抗値である。

対象となる伝達ウィンドウの動的抵抗値を使用してください。点火値とパルス終了値はどちらも適合性が低いです。

2.2 特性インピーダンスとパルス幅

直列インダクタLcellと並列コンデンサCcellからなるラダーネットワークは、特性インピーダンスを持つ。

Z0 = √(Lcell / Ccell).

ここで、Z0は特性インピーダンス、Lcellはセクションインダクタンス、Ccellはセクション容量である。

n個の同様のセクションがある場合、パルス幅はそれに続く。

τp = 2 · n · √(Lcell · Ccell).

ここでτpはパルス幅、nは有効セクション数です。6つのセクションそれぞれに74 µHと3.75 µFがある場合、20 J、8 kVのケースではZ0 = 4.4 Ω、τp = 200 µsとなります。

これらの式は、セクションが同一でスイッチが高速な場合に成り立ちます。再利用する前に、トポロジーと終端方式に名前を付けてください。EタイプまたはGタイプのラベルだけでは、同じ数値を正当化することはできません。

セクション数は、フラットトップ特性と寄生容量のトレードオフの関係にある。セクション数を増やすと、方形波の適合性が向上し、各セルのデューティ比が減少する。ただし、接続部、部品、ループインダクタンスも増加する。セクション数を減らすと、体積が削減されループが短縮されるが、エッジ反射やテール反射が目立つようになる。

2.3 負荷反射とエネルギー伝達

PFNポートのインピーダンスとローカルランプのインピーダンスの差によって反射が生じる。

Γ = (ZL − Z0) / (ZL + Z0).

ここで、Γは反射係数、ZLはローカルランプのインピーダンス、Z0はPFNポートのインピーダンスである。

Γ|が大きいほどネットワークに多くのエネルギーが戻り、電流の平坦な頂部は傾斜または階段状に変化します。反射波がセクション共振またはスイッチインダクタンスに遭遇すると、高周波リンギングが発生します。ランプ電圧、ランプ電流、およびPFN端子電圧を同時にサンプリングして、反射の位置を時間的に特定します。

2.4 許容誤差と温度による誤差の伝達

許容誤差、温度、およびコア飽和度によって、Z0とτpは一定の割合で変化する。

ΔZ0 / Z0 ≈ ½ · (ΔL/L − ΔC/C).

ここで、ΔZ0はインピーダンス誤差、ΔL/Lはインダクタンス誤差、ΔC/Cは静電容量誤差である。

Δτp / τp ≈ Δn/n + ½ · (ΔL/L + ΔC/C).

ここで、Δn/nはセクション数の誤差である。

静電容量の許容誤差だけではパルス幅誤差は決まりません。インダクタの許容誤差、コアの発熱、実効セクション数も影響します。コアが飽和に近づくと、実効インダクタンスが低下し、Z0はパルス電流に応じて変化します。

図1 — 74μHと3.75μFの6つのセクションにより、Z0は4.4Ω、パルス幅は200μsに設定され、20J、8kVのドライバとなる。

3. エンジニアリング上の課題

問題点1：非線形ランプでは一点マッチングが失敗する

一般的な症状としては、フラットトップが垂れ下がる一方で、電流フロントが目標値に達することが挙げられます。また、低エネルギー波形はきれいで、高エネルギー波形ではリンギングが発生するという症状もあります。ランプのインピーダンスは電流とプラズマの状態によって変化するため、固定されたZ0がRdiffに近づくことができるのは短い時間枠内のみです。点火インピーダンスをパルス全体の負荷として扱うと、マッチングを過大評価することになります。

複数の電流領域におけるVI曲線、ピーク電流、フラットトップ傾斜、反射波到達時間、および単一パルスエネルギーを記録します。次に、目標ウィンドウと許容フラットトップ誤差を定義します。単に容量を増やすだけでは、ミスマッチは解消されません。

問題点２：セクションLとCの許容誤差によりパルス幅がばらつく

マルチセクションネットワーク内の各インダクタとコンデンサには、製造上のばらつきがあります。全体の値は正しくても、一部のセクションの値がずれている場合があります。ずれたセクションは局所的な遅延差を生じさせ、フラットトップのステップ、局所的なオーバーシュート、またはバッチ依存のパルス幅として現れます。ESR、ESL、および接続長も、直列部分の電圧分担と並列部分の電流分担に影響を与えます。

誤差方程式は、パルス幅がL、C、およびセクション数に依存することを示しています。各セクションの測定値を記録します。セクションをZ0と遅延時間でペアにし、組み立て後に低エネルギー、定格エネルギー、および高温状態をテストします。

問題点３：コア飽和によりホットステートマッチが破綻する

ウォームアップ後に波形が短くなったり、ピークが高くなったり、リング周波数がずれたりする冷間波形は、コアの飽和と熱ドリフトを示しています。高電流はコアを飽和状態に近づけ、実効インダクタンスを低下させます。コイル損失とコンデンサのESRによって熱が発生し、パラメータが再び変化します。コントローラが冷間状態のタイミングを維持すると、システムはマッチングウィンドウから外れます。

インダクタ電流、コア温度、コンデンサ温度、PFN端子電圧、ランプ電流をまとめて記録します。10～100kHzの充電段が前段にある場合は、そのリップルと損失を個別に測定します。

4. 設計手順

戦略1：目標パルス幅から公称Z0を設定する

目標パルス幅、ピーク電流、および測定されたVIデータを使用して、対象とするインピーダンス範囲を定義します。電流の立ち上がり部分や平坦な頂部など、重要な伝達区間を1つ選択します。次に、その区間の公称Z0を設定します。

戦略2：寄生虫に対する貿易部門のカウント

シミュレーションで4セクション、6セクション、8セクションを比較します。フラットトップ誤差、エッジ時間、テール反射、部品点数を評価します。モデルにはバスバー、スイッチ、ランプ接続の寄生要素を含めます。測定波形が改善された場合にのみセクションを追加します。

戦略3：Z0、遅延、および熱状態に基づいてコンデンサをペアにする

同一ロット、同一パッケージのPFNコンデンサを取り出してください。静電容量、ESR、絶縁抵抗、温度特性を記録してください。高速な立ち上がりエッジについては、端子と取り付け部でESLを測定してください。ペアリングの目標は、動作帯域全体でインピーダンスと遅延が等しくなることです。

戦略4：インダクタンス曲線をモデルに組み込む

目標とするピーク電流および温度範囲におけるインダクタンスを測定します。パルス中にLが低下する場合は、L(i)モデルを使用してZ0とτpを再計算します。線形領域を広げるために、コアマージンを増やす、巻数を変更する、エアギャップを広げる、またはセクションあたりのエネルギーを削減します。

戦略5：ESR、ESL、および接続の非対称性を低減する

コンデンサ、スイッチ、インダクタ間の大電流接続は、短く、幅広く、対称的にしてください。高電圧側は沿面距離を確保する必要があります。目標リップル電流とパルス電流におけるESRを測定します。パッケージ、端子、バスバー、および取り付け部の全ESLを計測します。次に、低インダクタンスのパルス抵抗器を使用して、測定したリング周波数とエネルギーからRCダンピングネットワークのサイズを決定します。

戦略6：低エネルギー、定格エネルギー、高温状態での試験

低エネルギー試験では、トリガーと基本タイミングを確認します。定格エネルギー試験では、パルス幅、ピーク値、フラットトップ値を確認します。高温状態試験では、LとCのドリフトと再現性を確認します。各段階で、PFNアーム電圧、ランプ電流、充電電圧、パルス幅、フラットトップ誤差、リング振幅、温度を記録します。

下記の表は、このアプリケーションクラスの参照パラメータを示しています。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	1.5倍の高電圧で60秒間。
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms。
1MHzにおけるESR	50 mΩ未満	-
ループインダクタンス（E40コード）	8 nH未満	端子間隔40mm。
絶縁抵抗	500V DCで10GΩ以上	25℃、相対湿度60%。
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ。
パルスdv/dt機能	50 kV/µs以上	定格電圧において。

5. マルチセクションPFNアレイ用HVC N4700コンデンサ

多段式PFNにおいて、コンデンサは一貫性と高温状態における安定性を決定づける重要な役割を担っています。HVCは、東莞にある自社工場（敷地面積6,000m²）で、1kVから150kVまでの電圧範囲に対応し、100%部分放電スクリーニングを施したN4700クラスI部品を製造しています。

ここで重要な6つのパラメータ

• TCC −4700 ppm/°C ±1000 ppm/°C。動作範囲全体にわたって静電容量のドリフトは±0.35%以下に抑えられているため、Z0とτpはコールドスタートから定常状態までランプにロックされた状態を維持します。
• DFが0.1%未満。低損失 N4700 誘電体は高速充電とPFNリップルによる熱を遮断し、セクション値を100Hzで安定させる。
• 100kHzにおけるESRは10mΩ以下。パルス損失はフィルム部のレベルをはるかに下回るため、密閉型キャビネットは定格PRFで動作可能です。
• ネジ式の場合、ESLは10 nH未満です。 HVCT8G ドアノブ用コンデンサ バスバーに直接取り付けることで、各セクションのループが短くなり、エッジがきれいになります。
• マッチングセット。HVCは、同一ロットの部品を、静電容量±1%以内、ESRおよびESL5%以内、絶縁抵抗などの基準で選別し、各セクションごとに追跡可能なパラメータ記録を出荷します。
• 連携した構成要素。 HVRGHPバランス抵抗器およびセンス抵抗器, HVR-BSP パルス抵抗器 (NAIST) と 高速回復型高電圧ダイオード PFNアーム、ダンピングネットワーク、充電器用のコンデンサとともに選択できます。HVC部品は、 ビシェイ既存のPFN設計向けに、村田製作所、KEMET、TDK、AVX製の部品を提供しています。

配送とサポート

標準部品は4～8週間、マッチングセットは6～10週間で出荷されます。HVCアプリケーションエンジニアリングは、PFN計算、アレイペアリング、寄生要素レビュー、およびホットステートテストをサポートします。

トポロジー、パルス幅、ピーク電流、および測定されたランプのVI曲線をお送りください。HVCは、部品番号、動作電流におけるC値とESR値のデータ、および2つのサンプルからなる評価キットを、5営業日以内に返送いたします。

6。 よくある質問

Q1：マッチングされたPFNのフラットトップが垂れ下がるのはなぜですか？

ランプの動的インピーダンスはパルス中に上昇するため、固定インピーダンスZ0は電流の立ち上がり付近でのみ負荷と整合します。測定されたVI曲線とフラットトップの傾斜を一緒に確認してください。傾斜のあるフラットトップは、総容量が低すぎるのではなく、立ち上がり後に反射係数が増加したことを意味します。

Q2：YAG PFNはいくつのセクションを使用すべきですか？

200 µs で 20 J ～ 50 J のポンプ段のほとんどには、6 つのセクションが適しています。セクション数を増やすと、方形波への適合性が向上し、各セルのデューティ比が低減されますが、接続部とループインダクタンスが増加します。パラメータスイープと測定波形に基づいてセクション数を選択し、モデルにはバスバーの寄生要素を含めてください。

Q3：PFNコンデンサの許容誤差はどの程度まで許容されますか？

各セクションの静電容量を±1%以内に維持し、同一ロットのユニットはESRと​​ESLを5%以内に一致させる。±10%のばらつきはZ0を±5%ずらし、隣接するセクションに対して1つのセクションの遅延を引き起こす。この遅延は平坦なステップとして現れる。誤差方程式は、L、C、およびセクション数に対するパルス幅誤差をまとめて表している。

Q4：フラットトップの3.5MHzでリンギングが発生する原因は何ですか？

リング周波数は、浮遊ループインダクタンスとスイッチの寄生容量によって決まります。200 nHと10 nFの場合、リング周波数は約3.5 MHzになります。これはランプ電流を変調し、広帯域EMIとして放射されます。測定されたリング周波数とエネルギーに基づいてサイズを決定したRCダンピングネットワークをスイッチの隣に追加してください。

Q5：ランプが古くなった場合、マッチはどのように持てばよいですか？

Z0は新品のランプではなく、経年劣化後のインピーダンスエンベロープに合わせてください。4.2Ωから5.5Ωに経年劣化したランプは、コンデンサにかかる電圧の反転が大きくなります。フリーホイール回路またはクランプ回路を追加し、反転耐性が80%以上の部品を選択してください。

Q6：製造段階で設計を検証するにはどうすればよいですか？

3段階でテストを実施します。低エネルギー状態ではトリガーとタイミングをチェックし、定格エネルギー状態ではパルス幅、ピーク値、フラットトップ値をチェックし、高温状態ではLとCのドリフトをチェックします。各段階で、PFNアーム電圧、ランプ電流、充電電圧、パルス幅、フラットトップ誤差、リング振幅、温度を記録します。

7。 リファレンス

1. IEC 60825-1、 レーザー製品の安全性 ― パート1：機器の分類と要件ジュネーブ：IEC、2014年。
2. IEC 61071、 パワーエレクトロニクス用コンデンサジュネーブ：IEC、2017年。
3. IEC 60384-8、 電子機器用固定コンデンサ ― 第8部：セラミック誘電体固定コンデンサ、クラス1ジュネーブ：IEC、2015年。
4. IEC 60270、 高電圧試験技術 ― 部分放電測定ジュネーブ：IEC、2015年。
5. エリクソン、RW、マクシモビッチ、D.、 パワーエレクトロニクスの基礎第3版。Cham: Springer、2020年。
6. モハン、N.、アンダーランド、TM、ロビンス、WP、 パワーエレクトロニクス：コンバータ、応用、設計第3版。ニュージャージー州ホーボーケン：ワイリー、2003年。
7. C. オリア、A. オルティス、D. フェレーニョ、I. カラスカル、I. フェルナンデス、 電力変圧器におけるセルロース系誘電体材料の性能に関する最新レビュー：機械的応答と経年劣化IEEE Transactions on Dielectrics and Electrical Insulation、第26巻、第3号、939-954ページ、2019年。https://doi.org/10.1109/tdei.2019.007896
8. 中高圧セラミックコンデンサ パワーエレクトロニクス向け、H. Laville (Exxeria)、EE Power 技術記事、https://eepower.com/technical-articles/high-voltage-ceramic-capacitors-for-power-electronics/
9. セラミックコンデンサーの利用 3 kV (C0G/NP0 vs X7R/Y5S の安定性に関する議論)、Forum Retrotechnique、https://forum.retrotechnique.org/t/utilisation-des-condensateurs-ceramiques-3kv/115858 。
10. ラシッド、MH（編）、 パワーエレクトロニクスハンドブック、第4版。オックスフォード:バターワース・ハイネマン、2017年。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサの技術資料、https://www.hv-caps.com