パルスポンプコンバータ：磁気統合とフィルタ

工学的な回答

トランス、出力インダクタ、EMIチョークを1つのギャップ付きコアに統合し、出力フィルタをクラスIセラミックで再構築します。5kWのパルスポンプソースは、体積の30%から40%を個別の磁気部品に費やしますが、制御ギャップ統合コアを使用すると、その割合を半分に削減できます。コンデンサ側では、I_C_rms = I_peak × √(D × (1 − D))で100Aピーク、デューティ比20%で40Armsが得られるため、0.25mΩ、1.5nHの44µF N4700アレイを使用します。

必要なフィルタ値に合わせて、集積コアの漏れインダクタンスをl_gapから設定します。
コンデンサバンクは、平均負荷電流ではなく、I_C_rms = I_peak × √(D × (1 − D)) から設定します。
パルスエッジのオーバーシュートが1V未満になるように、合成ESLを1.5nH未満に抑えてください。
フィルタのインピーダンスがパルス電圧によって変化しないように、ゼロDCバイアスのクラスIセラミックを使用してください。
500 kHz～10 MHz帯域の場合、ダイオード端子から5 mm以内に100 nFのローカルバイパスを追加してください。

抽象

パルスファイバーレーザー励起光源は、5kWから20kWの出力をマイクロ秒以下の立ち上がり時間で供給しますが、そのフィルタは平均負荷から予想されるよりもはるかに大きなリップル電流を流します。この記事では、統合磁気演算、パルスコンデンサのストレス方程式、4つの磁場上の問題点、および2L/kWの筐体内で出力リップルを1%未満に抑えるための5つの手順について説明します。

はじめに

マイクロマシニングや半導体加工用のパルスファイバーレーザーには、ピーク出力が5kW～20kW、立ち上がり時間が1µs未満の励起光源が必要です。繰り返し周波数は10kHz～500kHz、デューティサイクルは5%～50%です。

そのデューティサイクルによって、受動部品の問題が変わります。磁気部品は飽和することなくピーク電流を流す必要があり、フィルタコンデンサは3桁の周波数範囲で低いインピーダンスを維持する必要があり、アセンブリ全体は1キロワットあたり2リットルから5リットルに収まる必要があります。

従来の設計では、トランス、出力インダクタ、EMIチョークという3つの独立した磁気部品を使用します。5kWのパルス電源の場合、これらの部品の合計重量は1.5L、2kgを超え、コンバータの体積の30～40%を占めます。

この記事では、集積型インダクタ・トランスの概念、パルス電流ストレス方程式、4つの現場における課題、および集積型コアとN4700クラスIセラミックフィルタを組み合わせるための5つの設計手順について解説します。

2. コアメカニズム

2.1 統合磁気回路

フォワード段またはフライバック段では、トランスと出力インダクタを1つのコア上に搭載し、漏洩経路を制御した別々の巻線群を使用する。一次巻線は中央の脚に、二次巻線とインダクタ巻線は外側の脚に配置される。

中央の脚部の隙間によって、出力フィルタのチョークとして機能する漏れインダクタンスが設定されます。

l_gap = L_leakage × μ_0 × A_e / N_s²

ここで、l_gap はギャップの長さ、L_leakage はターゲットフィルタのインダクタンス、μ_0 は自由空間の透磁率、A_e はコアの断面積、N_s は二次巻線の数です。2 cm² のコアに 10 回の二次巻線があり、5 µH のターゲットを実現するには 12.6 µm のギャップが必要なので、1 つのコアで 3 つの部品を置き換えることになります。

2.2 出力コンデンサにかかるパルス電流ストレス

パルスオン時間中はコンデンサが負荷に電力を供給し、オフ時間中はコンデンサが充電される。その実効電流はデューティサイクルに従う。

I_C_rms = I_peak × √(D × (1 − D))

ここで、I_C_rmsはコンデンサのリプル電流、I_peakはパルス電流、Dはデューティサイクルです。100A、デューティ比20%の場合、リプル電流は40Aとなり、これは平均負荷電流20Aの2倍です。

その電流は銀行の抵抗によって消散する。

P_C = I_C_rms² × ESR

ここで、P_Cはコンデンサの発熱量、ESRは等価直列抵抗である。40Aの場合、50mΩの電解コンデンサバンクでは損失は80W、5mΩの単一セラミックコンデンサでは8W、0.25mΩの20個の部品からなるアレイでは0.4Wとなる。

2.3 フィルタのインピーダンスと自己共振

フィルタは、直流からパルスレートの最高次高調波まで、低インピーダンスを維持する必要があります。

Z_filter(f) = √(ESR² + (2πfL − 1 / (2πfC))²)

ここで、Z_filterはインピーダンスの大きさ、fは周波数、Lは等価直列インダクタンス、Cはバンク容量である。自己共振周波数より低い周波数では容量項が支配的となり、それより高い周波数ではバンクは誘導性となり、インピーダンスは再び上昇する。

バンクの自己共振周波数は以下のとおりです。

SRF = 1 / (2π × √(ESL × C))

ここで、SRFは自己共振周波数、ESLは等価直列インダクタンス、Cは静電容量です。ESLが10 nHの10 µFバンクは503 kHzで共振し、これは100 kHzのパルスレートをわずかに上回るため、バンクは第2高調波ですでに誘導性になります。10 MHzまでの帯域をカバーするには、合計ESLが2 nH未満のアレイが必要です。

2.4 パルス駆動時のコア損失

一体型コアは変圧器の磁束変動とインダクタの磁束変動の両方を伝達するため、そのピーク損失にはヒステリシスと渦電流の項が含まれる。

P_core = V_e × (k_hyst × f × B_peak^n + k_eddy × f² × B_peak²)

ここで、P_coreは瞬間的なコア損失、V_eはコア体積、k_hystとk_eddyは損失係数、B_peakはピークフラックス密度、nはシュタインメッツ指数である。

デューティ比20%の場合、時間平均損失は0.2×P_coreです。この5分の1の損失削減により、パルス中のB_peak値を高く設定でき、コアサイズを30%～40%縮小できます。

図1 — コンデンサのリップル電流はデューティ比の半分付近で50Aのピークに達し、デューティ比20%の100Aのパルス列でも出力バンクに40Armsの電流が流れます。

3. エンジニアリング上の課題

問題点1：出力コンデンサに40Armsの電流が流れる

デューティ比20%で100Aのパルス電流を流すと、出力バンクには実効値40Aの電流が流れ、これは平均負荷電流20Aの2倍に相当します。電解コンデンサの等価直列抵抗（ESR）が50mΩの場合、コンデンサ内部で80Wの熱が発生します。

ケース温度が100℃～130℃に達すると、電解液が蒸発し、8,000時間以内に静電容量が30%～40%低下します。静電容量の低下はリップルを増加させ、それが再び発熱量を増加させるため、バッテリーバンクは定格寿命よりもはるかに早く故障します。

問題点2：ESLによるパルスエッジのオーバーシュート

バンクESLは電流ランプを電圧スパイクに変換します。V_overshoot = ESL × I_peak / t_rise。20 nHのバンクに200 nsで100 Aの電流を流すと、フィルタの両端に10 Vの電圧が発生します。

ダイオード駆動レールでは、このスパイクは信号の大部分を占め、オフ状態であるべき接合部を順方向バイアスしてしまいます。100 A、200 nsの電流でオーバーシュートを0.5 V以下に抑えるには、ESLを1 nH以下にする必要があります。

問題点３：クラスIIセラミックフィルタにおけるDCバイアス損失

X7Rコンデンサは、DCバイアス下では公称容量の20%～50%を失います。例えば、10μF、50Vのコンデンサは、40Vのバイアス下では5μF～7μFしか測定されない場合があります。

公称値よりも実効容量が低いと、パルス繰り返し周波数におけるフィルタのインピーダンスが上昇し、リップルが増大する。また、損失は温度によって変化するため、動作範囲全体にわたってフィルタ設計の予測が困難になる。

問題点4：急速な負荷ステップにおけるコアの飽和

設計上、ピーク電流に対する余裕が全くない場合、200ナノ秒で0Aから100Aへのステップ入力によって集積コアは飽和状態に達します。飽和状態になるとインダクタンスはゼロに近づき、電流は際限なく上昇し続けます。

ダイオードアレイはその電流を吸収します。飽和電流はコア材料、ギャップ、巻線配置によって異なるため、公称パルスではなく、最悪の過渡現象と比較して確認してください。

4. 設計手順

戦略1：マッチングされたセラミックアレイからフィルターを構築する

2.2 µF 20個 N4700 並列接続された部品は、合計ESRが0.25mΩ、合計ESLが1.5nHで、容量は44μFとなります。コンデンサの発熱量は80Wから0.4Wに減少するため、液冷は不要になります。

オーバーシュートはESL × I_peak / t_rise = 1.5 nH × 100 A / 200 ns、つまり0.75 Vで発生します。小さなダンピング抵抗器を使用することで、この値を駆動レールの±10%の範囲内に収めることができます。

戦略2：DCバイアス損失のない誘電体を使用する

クラスIセラミックは、あらゆるDCバイアスにおいて公称容量を維持するため、2.2μFの部品は40Vの電圧下でも温度変化に対して±0.35%以内で2.2μFの容量を示します。一方、同じ定格のX7R部品は1.1μFまで容量が低下する可能性があります。

実効容量が50%から100%異なることで、繰り返し周波数におけるフィルタのインピーダンスが3dBから6dB低下し、この効果は全温度範囲にわたって維持される。

戦略3：コアギャップで漏れインダクタンスを設定する

センターレッグギャップが制御可能なEEまたはPQコアを使用してください。一次巻線をセンターレッグに、二次巻線とインダクタ巻線を外側のレッグに配置し、必要なフィルタインダクタンスからl_gapを設定します。

巻線を組み合わせることで、漏洩経路が巻線の順序ではなくギャップによって決まるようにします。これにより、磁気部品が3個から1個に減り、相互接続が簡素化されることで、フィルタと直列に存在するはずだった寄生インダクタンスが除去されます。

戦略4：パルスレートでの損失が少ないコア材料を選択する

100 kHz、200 mTにおける損失が100 kW/m³以下のMnZnフェライトを選択してください。10 cm³のコアの場合、デューティ比20%で平均0.2 Wとなり、銅損やコンデンサ損に比べて小さい値です。

平均損失はデューティ比に比例するため、パルス中にピーク磁束密度が上昇することを許容します。同じコアがより小さなパッケージで同じピーク電流を流し、フィルムコンデンサ入力全体にわたって、コアが蓄積できないステップエネルギーを吸収します。ローカルバルクデカップリングを保持します HVCT8G アレイのインダクタンスを低く保つための部品。

戦略5：局所バイパスを追加し、パルスピークの電圧を定格する

100 nFのN4700部品をレーザーダイオード端子から5 mm以内に配置し、ループインダクタンスを2 nH以下にします。バルクアレイは10 kHz～500 kHzをカバーし、ローカル部品は500 kHz～10 MHzをカバーするため、フィルタは全帯域にわたって低インピーダンスを維持します。

コンデンサは平均ではなく、ピークパルス電圧で評価してください。10%の過渡オーバーシュートがある48Vレールは52.8Vに達するため、100V部品は定格の53%で動作し、長期ストレスに対する余裕があります。高速回復ダイオード同じループ内にフリーホイール経路を設けることで、回復充電がフィルタ電流ステップとして現れないようにする。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	60秒間、1.5倍の高電圧試験
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms
1MHzにおけるESR	50 mΩ未満	-
ループインダクタンス（E40コード）	8 nH未満	端子間隔40mm
絶縁抵抗	500V DCで10GΩ以上	25℃、相対湿度60％
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ
パルスdv/dt機能	50 kV/µs以上	定格電圧で

5. パルスポンプフィルタ用HVC N4700コンデンサ

このノードは、40 A rms に対応できる低い ESR、200 ns のエッジに対応できる低いインダクタンス、および DC バイアスや温度変化によって変化しない静電容量という 3 つの要件を満たす必要があります。HVC は、この要件を満たす N4700 (T3M) クラス I 部品を SrTiO3 ベースで、東莞にある自社工場（6,000 m²）で 1 kV から 100 kV まで製造しています。

ここで重要な6つのパラメータ

100 kHzにおけるESRは3 mΩ～5 mΩで、電解コンデンサの20 mΩ～80 mΩと比較して優れています。40 A rmsでは、バンクあたり4.8 W～8 Wとなり、電解コンデンサの32 W～128 Wと比較して大幅に低く、コンパクトなモジュールを空冷で使用できます。
DCバイアス容量の損失はありません。クラスI誘電体はあらゆるバイアスにおいて公称容量を維持するため、パルス繰り返し周波数におけるフィルタインピーダンスは設計値の±0.35%以内に収まります。一方、X7Rでは20%から50%の損失が発生する可能性があります。
ラジアルリードHVCT8Gのパッケージインダクタンスは30nH未満です。20個の部品からなるアレイは合計で1.5nHに達し、100A、200nsのエッジにおけるオーバーシュートを0.75Vに抑え、ローカルバイパス部品によって0.5V以下に抑えられます。
温度係数は±30 ppm/℃です。静電容量は-55℃から+125℃の範囲で±0.35%以内に収まるため、フィルタの応答は筐体温度に左右されません。
経年劣化によるドリフトはありません。静電容量は85℃で50,000時間後も2%以内に維持され、固有寿命は100,000時間を超えます。これは、同じパルス電流下での電解コンデンサの寿命の5倍から10倍に相当します。
フィールド修理プログラムにおける一流ブランドのドロップイン部品として認定され、レーザーOEMによって新しいパルスプラットフォームで指定されています。HVC部品は、電気的パラメータとパッケージ寸法が適合しています。村田ねじ込み式およびラジアルリード式の高電圧部品。

配送とサポート

標準部品は4～8週間、カスタムセットは6～10週間で出荷されます。HVCアプリケーションエンジニアリングでは、パルス電流計算、ESRとESLの合計値を最小限に抑えるアレイ設計、パルス負荷時の熱解析、およびカスタム電圧と静電容量の組み合わせをサポートします。

ピーク電流、デューティサイクル、繰り返し周波数、立ち上がり時間、およびレール電圧をお送りください。HVCは、部品番号、ESRとESLを組み合わせた値、および2つのサンプルからなる評価キットを含むアレイ設計を5営業日以内に返送します。

6。よくある質問

Q1：パルスポンプフィルタはどれくらいのリップル電流を流しますか？

I_C_rms = I_peak × √(D × (1 − D))。ピーク電流100A、デューティ比20%の場合、実効電流は40Aとなり、平均負荷電流20Aの2倍になります。発熱はI²Rに従い、平均電流では実際の負荷が隠されてしまうため、実効値に基づいてバンクのサイズを決定してください。

Q2：なぜここでは電解出力バンクが早期に故障するのでしょうか？

50 mΩのESRを40 Armsが流れると、コンデンサ内部では80 Wの電力が発生します。ケース温度が100℃から130℃に達すると、8,000時間以内に静電容量が30%から40%低下し、静電容量の低下によってリップルと発熱の両方が増加します。0.25 mΩの44 µF N4700アレイは0.4 Wで動作します。

Q3：パルスエッジのオーバーシュートを制限する要因は何ですか？

バンクESL: V_overshoot = ESL × I_peak / t_rise。20 nHのバンクで200 nsに100 Aを流すと10 Vが発生します。20個のセラミックアレイを組み合わせると合計1.5 nHとなり、0.75 Vになります。ダイオード端子から5 mm以内に100 nFのローカルバイパスを設けると、0.5 V以下になります。

Q4：フィルターのDCバイアスによって静電容量は減少しますか？

クラスIIセラミックの場合、確かにX7R部品は定格バイアスで20%から50%の容量損失を起こす可能性があります。そのため、10μF、50Vの部品は40Vでは5μFから7μFの容量を示すことがあります。クラスIのN4700は、どのバイアスでも公称容量を維持し、温度変化に対して±0.35%以内に収まるため、繰り返し周波数でフィルタのインピーダンスが3dBから6dB低下します。

Q5：磁気統合によってどのように体積が削減されるのですか？

ギャップ付きコア1つに、トランス、出力インダクタ、EMIチョークが収容されます。l_gap = L_leakage × μ_0 × A_e / N_s² でフィルタのインダクタンスが設定されるため、2 cm²のコアで二次巻線が10回の場合、5 µHの目標値には12.6 µmのギャップが必要です。3つの磁気部品が1つになります。

Q6：20％デューティ比のパルストレインに適したコア材は何ですか？

100 kHz、200 mTの条件下で損失が100 kW/m³以下のMnZnフェライト。平均損失はデューティ比に比例するため、10 cm³のコアはデューティ比20%で約0.2 Wの損失で動作します。連続運転に比べて損失が5分の1に低減されるため、ピーク磁束密度が上昇し、コアサイズを30%～40%縮小できます。

7。リファレンス

E. クッフェル、WS ザングル、J. クッフェル、 高電圧工学の基礎第2版、ニューネス、2000年。
N. モハン、TM アンダーランド、WP ロビンス、 パワーエレクトロニクス：コンバータ、応用、設計、第3版、Wiley、2003年。
MIL-HDBK-217F 通知 2、 電子機器の信頼性予測、1995。
IEC 60384-1:2018、 電子機器用固定コンデンサ ― 第1部：一般仕様.
H. WangとF. Blaabjerg、 電力変換器におけるDCリンク用途向けコンデンサの信頼性 ― 概要、IEEE Transactions on Industry Applications、vol. 50、no. 5、pp. 3569-3578、2014。https://doi.org/10.1109/tia.2014.2308357。
L. Zheng、L. Zhu、J. Liu、Z. Di、S. Ji、 高調波を含む直流および交流重畳電圧下における金属化フィルムコンデンサの自己修復特性、2022 IEEE Conference on Electrical Insulation and Dielectric Phenomena (CEIDP)、pp. 175-178、2022年。https://doi.org/10.1109/ceidp55452.2022.9985286。
要求の厳しい用途向けフィルムコンデンサMFPタイプTDKエレクトロニクス（EPCOS）、https://www.tdk-electronics.tdk.com/download/1211170/0a03733d8613c569c5a68ff1318e7c46/pdf-en.pdf 。
GB/T 17702-2021、 電力電子容器 (パワーエレクトロニクス用コンデンサ)。北京：国家市场监督管理总局、2021年。
ビリングス、KH、およびモリー、T.、 スイッチング電源ハンドブック第3版。ニューヨーク：マグロウヒル、2011年。
HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ技術リソース、https://www.hv-caps.com

このアプリケーションには、検証済みのコンポーネントが必要ですか？

電圧、静電容量、周波数、取付図、数量をお送りください。HVCは、PDスクリーニングデータと1000時間寿命レポートを添えて、N4700グレードの部品を48時間以内に推奨いたします。

部品表の送信／技術見積もりの依頼 →

パルスポンプコンバータ：磁気統合とフィルタ

パルスポンプコンバータ：磁気統合とフィルタ