16個のUVランプにおける電流分担とコンデンサアレイの配置

16個のUVランプにおける電流分担とコンデンサアレイの配置

抽象

並列接続されたUVランプドライバは1つのDCバスを共有するため、モジュール間で共有される経路によってあらゆる非対称性が増幅されます。この記事では、共有ループ方程式、2mΩのケーブルミスマッチによる4%の不均衡、コンデンサアレイ全体に分散されるリップル電流、および最も遠いインバータのスパイクを2倍にする40nHの経路について詳しく解説します。続いて、4個から16個のランプで構成されるバンクに対応する6つの設計手順を示します。

はじめに

工業用UV硬化装置では、ランプを複数並べて使用する。大判インクジェットプリンターには8～16個のLED-UVモジュールが搭載されており、コンベア式のコーティングラインには4～8個の水銀ランプが横並びに配置されている。

リソグラフィ装置では、1つのコンディショニングラック上に複数のアーク源を搭載できる。これらのシステムにおける電源アーキテクチャはすべて並列接続であり、1つのDCバスから複数のドライバに電力を供給するか、1つの高電圧発生器から個別のバラストを介して複数のランプに電力を供給する。

並列運転は、冗長性、モジュール式電力スケーリング、およびゾーン制御機能を追加します。しかし同時に、負荷の不均衡、循環電流、コンバータ間の相互作用、および共有DCリンクコンデンサバンクへの不均一なストレスも生じさせます。

この記事では、共有ループ方程式、アレイ全体にわたるリップルの分割、浮遊インダクタンスを均一化するレイアウトルール、および16個のランプバンクの設計における6つのステップについて説明します。

2. コアメカニズム

2.1 共有ループ方程式

1つのDCバスに2つのランプドライバを接続する場合、電流分割は次のループ方程式に従います。

(R_i − R_j)×I + (L_i − L_j)×dI/dt + (V_drop_i − V_drop_j) = 0

ここで、R_iとR_jはモジュールiとjのケーブル抵抗と内部抵抗、L_iとL_jはそれらの経路インダクタンス、V_drop_iとV_drop_jはドライバ出力電圧オフセット、Iはそれらが共有する電流である。

定常状態では電流の微分値はゼロとなるため、抵抗差によって分割が決定されます。ドライバゲインのオフセットは、負荷電流とともに増加する第2の項を追加します。

2.2 定常状態の不均衡

抵抗項は不均衡を直接的に表す。

ΔI / I ≈ ΔR / R_loop

ここで、ΔI/I は相対的な電流不均衡、ΔR は 2 つのモジュール間の抵抗差、R_loop は共有ループ全体の抵抗です。

50mΩのループ内で2本のケーブルの抵抗値が2mΩ異なると、4%の不均衡が生じる。同じ2mΩの不均衡が25mΩのループ内で生じると、不均衡は2倍の8%になる。つまり、バスの剛性が高いほど、ケーブルの許容誤差は重要度が増すのであり、低下するわけではない。

ドループ制御またはマスタースレーブ制御によるアクティブシェアリングは、測定電流に関するループを閉じるため、不均衡は検出経路自体の精度に依存する。

2.3 アレイ全体に分割されたリップル電流

タイポイントには各モジュールのリップルの合計が伝送され、コンデンサ間の分割はインピーダンスに従います。

I_k = I_total × Z_eq / Z_k

ここで、I_kはコンデンサkのリプル電流、I_totalは接続点における全リプル電流、Z_eqはアレイの並列等価インピーダンス、Z_kはコンデンサkのインピーダンスである。

Z_k = ESR_k + jω × ESL_k

ここで、ESR_k はコンデンサ k の等価直列抵抗、ESL_k はその等価直列インダクタンス、ω はリップルの角周波数である。

同一の部品はリップルを均等に分配します。ESRが20%高い部品は、それに比例して流れる電流が少なくなります。この分配は、正常な部品が先に定格電流に達するまでは、無害に見えます。

インターリーブ処理によって合計値が変化します。360°/Nだけシフトされたキャリアが接続点で基本波を打ち消すため、N個のモジュールからなるバンクでは、すべてのモジュールのリップルの合計ではなく、1つのモジュールのリップルに近い値になります。

2.4 経路インダクタンスと各モジュールが受けるスパイク

経路インダクタンスは、各インバータが共有バンクの両端で受ける過渡電圧を決定します。

ΔV = L_path × di/dt

ここで、ΔVはインバータにおける過渡電圧、L_pathはコンデンサバンクからインバータまでのループインダクタンス、di/dtは点火電流スルーレートである。

ある測定レイアウトでは、最も近いモジュールは5 nH、最も遠いモジュールは40 nHの電圧スパイクを観測した。同じdi/dtにおいて、遠いインバータは近いインバータの8倍の電圧スパイクを受ける。

各枝の自己共鳴が重要な理由は同じである。

f_r = 1 / (2π √(L × C))

ここで、f_r はそのアレイ分岐の自己共振周波数、L はそのインダクタンス、C はそのアレイ分岐の静電容量である。10 nF の分岐と 10 nH のアレイ分岐は 16 MHz で共振し、これは 400 kHz のリップル周波数よりはるかに高いが、点火高調波帯域内にある。

図1 — 2 mΩのケーブルミスマッチは、50 mΩループでは共有電流の4%、25 mΩループでは8%の損失をもたらすため、±2%の目標値を達成するには1 mΩ以内のミスマッチが必要となる。

3. エンジニアリング上の課題

問題点1：電流の占有と連鎖的な障害

16個のランプで構成されるバンクにおいて、ケーブル抵抗がわずかに低いモジュール1つが、本来の6.25%ではなく、バス全体の12%の電力を消費する。6.25%という数値は1/16から算出される。

そのモジュールは発熱量が多く、コンデンサの劣化も早く、故障すると残りの15個のモジュールに負荷が集中する。連鎖的に故障が発生すれば、最初の故障に気づく前に送電線の4分の1が停止してしまう可能性がある。

問題点２：接続点における波及効果の集中

2.5Armsのモジュールを16個使用すると、400kHzで10nFのアレイに40Armsの同相リップルが発生します。5A定格の部品では、同じ数値に達するには8個を並列接続する必要があります。

N個の独立した単一モジュールバンクからなるアレイでは、その要件を満たせない。コンデンサが過熱し、DCリンクの過熱故障を示すエラーが発生して機器が停止するが、そのエラーは誤った部品を指し示している。

問題点３：コンバータ間の振動

ループ帯域幅がわずかに異なる2つの同一のドライバが、共通のバスインピーダンスを介して相互作用する。合成された電流は差周波数で振動し、100～500Hzでランプの電力を変調する。

硬化後の製品には周期的な光沢パターンが現れる。このパターンは、単一モジュールのベンチテストでは再現できない。なぜなら、発振には2つ目のコンバータと、それらをつなぐバスが必要となるからである。

問題点4：非対称レイアウトのインダクタンス

コンデンサバンクに最も近いモジュールは5 nHのループインダクタンスを受け、最も遠いモジュールは40 nHのループインダクタンスを受けます。点火時のdi/dtにおいて、遠いインバータは近いモジュールの8倍の電圧スパイクを受けます。

最初に失敗し、交換後も再び失敗する。なぜなら、モジュールを交換しても、それを損傷させた経路は変わらないからだ。

4. 設計手順

戦略1：モジュールごとのセンシングによるアクティブ電流共有

校正済みのシャントを使用したドループ制御またはマスタースレーブ制御を使用するか、 サンプリング抵抗器 各モジュールにおいて、動作範囲全体にわたって不均衡が±2%以内に収まっていることを確認してください。

このステップは、受動的な不一致を、測定され補正された量に変換する。ただし、制御ループは閉じるセ​​ンサーの誤差を引き継ぐため、この方法は検出経路が正確である場合にのみ有効である。

戦略2：切り替えフェーズを交互に実行する

並列モジュールの搬送波を360°/Nだけシフトします。接続点ではリップル電流が最大でN分の1に減少し、アレイの要件もそれに伴って減少します。

16個のインターリーブされたモジュールは、おおよそ1つのモジュールのリップルに相当する。これにより、アレイはペインポイント2の40Armsの同相合計ではなく、2.5Armsを処理する。

戦略3：クラスIの部品を揃えてDCリンクアレイを構築する

　 N4700 静電容量の許容誤差が厳しく、ESL（等価直列インダクタンス）の低いパッケージ形状のコンデンサ。マッチングされた部品はリップル電流を均等に分配し、誘電体が安定しているため、この分配は温度変化にも耐えます。

バルクエネルギーは電解から得られ、低電圧での高リップルステージは フィルムコンデンサ バンク。400 kHz、10 kV で、 ドアノブコンデンサ 配列は、同点点を保持するための実用的な方法です。

戦略4：等しい配線長を持つスターポイントレイアウト

各コンデンサは、幅5mm以上の等長配線で接続点まで配線するか、積層バスバーを使用してください。すべての配線経路の抵抗値は5nH未満に抑えてください。

試作品上の各経路を測定してください。デイジーチェーンでは、電流がストリングの最初の部分に集中するため、接続点に最も近い部分ほどリップルが大きく、最初に劣化します。

戦略5：モジュールごとの電流テレメトリを追加する

コントローラに各モジュールの消費電流とDCリンク温度を記録します。フリート全体の平均値から5%以上乖離しているモジュールにはフラグを付け、次回のサービス期間に点検を行います。

数ヶ月にわたるリップル電流の推移は、部品が故障する前にコンデンサの劣化を警告するものであり、カスケード故障が示す唯一の警告である。

戦略6：最悪の位相条件でアレイの寿命試験を実施する

生産開始前に、同相キャリアを用いて最大電力でフルバンクを100時間稼働させる。コンデンサアレイの温度をサーモグラフィで測定し、すべての部品がホットスポットの許容範囲内に収まっていることを確認する。

このテストは、工場における問題点2の波及効果を再現するものであり、顧客ラインへのサービスコールではなく、レイアウトの変更で問題を解決できるというものです。

コンポーネントパラメータ	標準値	試験条件
定格電圧（HVCT8Gシリーズ）	10kV DC	60秒間、1.5倍の高電圧試験
キャパシタンス	4700 pF ±20% (472M)	1 MHz、1 V rms
1MHzにおけるESR	50 mΩ未満	25℃基準
ループインダクタンス（E40コード）	8 nH未満	端子間隔40mm
絶縁抵抗	500V DCで10GΩ以上	25℃、相対湿度60％
使用可能温度範囲	−40℃～+125℃	IEC 60068-2シリーズ
パルスdv/dt機能	50 kV/µs以上	定格電圧で

5. 並列ランプアレイ用HVC N4700コンデンサ

このノードにおける選択を左右する3つの要件は、リップルが均等に分割されるほど容量が厳密に整合していること、密閉型キャビネットが冷却状態を維持できるほど損失が小さいこと、そして共有がドリフトしないようにインピーダンスが温度変化に対して安定していることです。HVCは、東莞にある6,000平方メートルの自社工場で、1kVから100kVまでの電圧に対応するクラスI部品を製造しています。

ここで重要な6つのパラメータ

• N4700クラスI誘電体におけるアレイグレードの容量整合により、DCリンクアレイ内のすべての部品が同じリップル電流を受けるため、単一部品の過負荷モードが解消されます。
• 1kHzにおけるtanδが0.1%未満であれば、フルリップル電流時でもアレイを冷却し、密閉型マルチランプキャビネットの熱的余裕を維持できる。
• ±30 ppm/°Cの誤差範囲とバイアスに依存しない静電容量によりアレイのインピーダンスが一定に保たれるため、コールドスタート時の電流分担は定常状態時の電流分担と一致します。
• 低ESLの441ネジ式およびディスク式パッケージは、ループインダクタンスが5nH未満のスターポイントレイアウトをサポートしており、すべてのモジュール間で過渡電圧を均一化します。
• 1～100kVの電圧範囲は、低電圧DCリンクアレイと高電圧ランプ調整段を、同一の認定製品ファミリーでカバーしています。
• HVCの40kV/441ネジ式コンデンサは、フィールドサービスプログラムにおいて一流国際ブランドの製品に取って代わりました。HVC部品は、 ビシェイKEMETおよびTDKの高電圧シリーズ。

配送とサポート

標準部品は4～8週間、マッチング済みアレイは6～10週間で出荷されます。HVCアプリケーションエンジニアリングチームは、モジュール数とケーブル配線スケジュールに基づいて、共有アーキテクチャ、スターレイアウト、リップル分割をレビューします。

モジュール数、リップルプロファイル、ケーブルレイアウト、および共有アーキテクチャをお送りください。HVCは、共有計算、スターレイアウトのガイダンス、およびマッチングされたクラスIサンプルを含むDCリンクアレイ設計を2週間以内に返送します。

6。 よくある質問

Q1：並列接続されたランプバンクにおいて、どの程度の電流不均衡が正常ですか？

モジュール間のマッチングが良好な場合、4%未満は標準的な値であり、アクティブシェアリングを使用すれば±2%未満を達成できます。ΔI/I ≈ ΔR/R_loop の関係から、50 mΩ ループで 2 mΩ のミスマッチがあると 4% の誤差が生じ、25 mΩ ループで同じミスマッチがあると 8% の誤差が生じます。

Q2：インターリーブによってDCリンクアレイの要件が軽減されるのはなぜですか？

アレイはモジュールリップルのベクトル和を伝送するため、キャリアを360°/Nだけシフトすると、接続点における基本波が打ち消されます。16個の同相モジュールは10 nFアレイに40 A rmsを出力しますが、同じバンクをインターリーブすると、おおよそ1つのモジュールの2.5 A rmsを出力します。

Q3：16個のモジュールに対応するDCリンクコンデンサアレイのサイズはどのように決定すればよいですか？

最悪の場合の同相リップルに基づいてサイズを決定し、インターリーブされた値を確認します。モジュールあたり2.5 A rmsの場合、同相の合計は40 A rmsとなり、それぞれ5 A定格の部品が8個必要になります。インターリーブされた値よりも高い定格の部品を使用することで、位相シフトを除去する搬送波障害に対するマージンを確保できます。

Q4：各コンデンサ経路のループインダクタンスはどのくらいにするべきですか？

コンデンサから接続点までの抵抗は5 nH未満です。そのためには、5 mm以上の幅広で短い配線、または積層バスバーが必要です。実測値では、レイアウトを配線に任せた場合、最も近い経路で5 nH、最も遠い経路で40 nHを示し、点火時のdi/dtでは、遠いインバータに8倍のスパイクが発生します。

Q5：電流の過剰消費が故障を引き起こす前に、それをどのように検出すればよいですか？

モジュールごとの電流を記録し、全体の平均値と比較します。平均値より5%高いモジュールは、連鎖的な故障を引き起こす12%のシェアに向かっていることを示しています。タイポイントにおけるリップル電流の傾向を加えることで、部品が故障する前にコンデンサの劣化が明らかになります。

Q6：配列にはどのレイアウトトポロジーを使用すべきですか？

スターポイント方式では、各コンデンサが等長の経路で接続点に繋がるため、すべての部品が同じインピーダンスと過渡電圧を受けます。デイジーチェーン方式では、リップル電流がストリングの最初の部品に集中するため、接続点に最も近い部品が最も早く劣化します。

7。 リファレンス

1. E. クッフェル、WS ザングル、J. クッフェル、 高電圧工学の基礎第2版​​、ニューネス、2000年。
2. モハン、N.、アンダーランド、TM、ロビンス、WP、 パワーエレクトロニクス：コンバータ、応用、設計第3版。ニュージャージー州ホーボーケン：ジョン・ワイリー・アンド・サンズ、2003年。
3. MIL-HDBK-217F 通知 2、 電子機器の信頼性予測、1995。
4. IEC 60384-1:2021、 電子機器用固定コンデンサ - パート1：一般仕様第6版。ジュネーブ：IEC、2021年。
5. IEC 61071:2017、 パワーエレクトロニクス用コンデンサ、第2.0版。ジュネーブ：国際電気標準会議、2017年。
6. GB/T 17702-2021、 電力電子容器 (パワーエレクトロニクス用コンデンサ)。北京：国家市场监督管理总局、2021年。
7. H. WangとF. Blaabjerg、 電力変換器におけるDCリンク用途向けコンデンサの信頼性 ― 概要、IEEE Transactions on Industry Applications、vol. 50、no. 5、pp. 3569-3578、2014。https://doi.org/10.1109/tia.2014.2308357。
8. M. マルケソーニ他、 HVDCアプリケーション向け電圧源コンバータにおけるコンデンサ電圧リップルの最小化、2019年AEIT HVDC国際会議（AEIT HVDC）、pp. 1-6、2019年。https://doi.org/10.1109/aeit-hvdc.2019.8740647
9. AND9800/D — モータ駆動アプリケーション向けスナバコンデンサの選定（表15 試験データ）、onsemi、AND9800-D、https://m.onsemi.jp/pub/Collat​​eral/AND9800-D.PDF 。
10. Infineon FF300R17KE4Pを保護するためのスナバ回路の推奨に関するリクエスト、Infineon開発者コミュニティ、https://community.infineon.com/t5/IGBT/Request-for-Snubber-Circuit-Recommendation-for-Protecting-Infineon-FF300R17KE4P/td-p/1241451 。
11. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com