25kVプラズマコンデンサスタック用電圧分担抵抗器

25kVプラズマコンデンサスタック用電圧分担抵抗器

抽象

プラズマ点火装置が発生させる25kVの電圧を単一のセラミックコンデンサで保持することはできないため、この分野では直列スタックが用いられ、スタックの成否は電圧分担能力によって左右される。本稿では、5素子25kVスタックにおける直流、交流、および過渡電圧分担の計算、各項の許容範囲となる漏洩電流と許容誤差、そして組み立てられた構造がノイズを示さないことを証明する部分放電試験について解説する。

はじめに

プラズマ点火装置は、点火前の段階で25kVの電圧を発生させる。実用的なセラミックコンデンサは、1個あたり数キロボルトが限界であり、最高電圧に対応する部品は大型で高価である。

標準的な工業的な解決策は、直列スタック方式です。N個の同一のコンデンサを直列に接続することで、各コンデンサにはV_total / Nの電圧が印加され、各コンデンサの両端にバランス抵抗を設けることで、直流電圧が均等に分割されます。

回路構成は単純です。その信頼性はバランス機構の設計によって決まります。なぜなら、直流分圧は抵抗器の許容誤差と素子の漏れ電流に依存し、交流分圧はコンデンサのインピーダンスに依存するからです。

バランスが悪いと、ある要素に過剰な電圧がかかります。その要素は劣化が早くなり、故障します。直列接続された回路で故障が発生すると、通常は回路全体が故障します。

2. コアメカニズム

2.1 DC部門

各要素に平衡抵抗R_iが並列に接続されたn個のコンデンサのスタックにおいて、要素iの直流電圧は、抵抗のコンダクタンスと要素の漏れ電流の並列結合によって設定される。

V_i = V_total × (1/R_i + I_leak,i/V_i) / Σ_k (1/R_k + I_leak,k/V_k)

ここで、V_i は要素 i にかかる電圧、V_total はスタック電圧、R_i は要素 i にかかる平衡抵抗、I_leak,i はその要素の漏洩電流であり、合計は n 個の要素すべてにわたって計算されます。

バランス抵抗が漏れ電流の大部分を占める場合、除算は抵抗のコンダクタンスのみに簡略化されます。この場合、バランスは純粋に許容誤差の問題となり、抵抗値によってバランスのコストが決まります。

2.2 許容誤差

抵抗器の許容誤差が±ΔR/Rの場合、最悪の場合の直流不平衡は以下によって制限されます。

δ = |V_i − V_total/n| / (V_total/n) ≤ 2 × ΔR/R

ここで、δは分数不均衡、V_iは最もストレスのかかる要素の電圧、V_total/nは理想的なシェア、ΔR/Rは抵抗器の許容誤差である。

±1%の抵抗器セットを使用すると、直流電圧の不平衡が2%に制限され、25kVスタックのすべての要素が5.1kV以内に収まります。カタログに記載されている±5%の部品では10%の不平衡が許容されるため、1つの要素が寿命まで5.5kVに留まります。

2.3 バランス電流とそのコスト

バランス調整ネットワークは定常負荷である。

I_bal = V_total / (n × R_bal)  ,  P_bal = n × (V_total/n)² / R_bal

ここで、I_balは各バランス抵抗器を流れる電流、V_totalはスタック電圧、nは素子数、R_balは抵抗値、P_balはネットワークの総損失である。

25 kV、素子5個、素子あたり100 MΩの場合、平衡電流は50 µA、ネットワークの消費電力は1.25 Wです。これはポッティングされたアセンブリでは許容範囲内ですが、抵抗器はキロボルト定格とアセンブリが要求する沿面距離に対応できるものでなければなりません。

リーク電流項はR_balの下限値を決定します。ある素子が隣接する素子よりも1μA多くリークした場合、それによって生じる不均衡は約20V、つまり5kVの分圧の0.4%になります。I_balを最悪の場合のリーク電流の少なくとも10倍に保つことで、この項を制限できます。

2.4 ACおよび過渡的な共有

点火パルスのエッジでは、容量によって分割が設定されます。

V_i(ω) / V_total(ω) ≈ C̄ / C_i

ここで、V_i(ω)は要素iの交流電圧、V_total(ω)は交流スタック電圧、C_iはその要素の静電容量、C̄はスタックの直列結合値である。

静電容量のばらつきが±5%の場合、最悪の場合の素子シェアはスタック全体の0.217に達し、理想的な0.200に対して8.3%高くなります。素子を±1%に合わせると、同じ計算結果が2%以内に収まります。

RC積が均一な場合、過渡応答の分割はあらゆる周波数において直流応答の分割と等しくなります。

R_1 × C_1 = R_2 × C_2 = … = R_n × C_n

ここで、R_i はバランス抵抗、C_i は素子 i の静電容量です。この条件により、スタックは定常状態だけでなく、点火エッジ時にも正しく共有されます。

最後の項は部分放電です。PD（部分放電）対策を施したディスクは、電界を再分配する放電源にはならず、定格電圧の1.2倍でのスタックレベル試験により、組み立てられた構造は構成部品と同様に静音であることが証明されています。

図1 — 5つの6kVディスク間で±1%の不均衡があると、最もストレスのかかる要素に5.4kVがかかります。100MΩネットワークは、この電圧を維持するために50µAの電流を消費します。

3. エンジニアリング上の課題

問題点1：クラスIIスタックが予測不能に再バランスされる

X7Rの静電容量は、DCバイアス下で15～60%低下します。バイアス電圧が最も高い素子ほど静電容量の損失が大きく、そのためACバイアスにおけるシェアは最小となり、残りは隣接する素子に押し付けられます。

これは正のフィードバックです。不均衡は温度と動作電圧の上昇とともに大きくなり、ある要素は定格値の1.5倍に達することもあります。

問題点2：抵抗器の許容誤差により、達成可能なバランスが制限される

カタログ記載の±5%の抵抗器を使用した場合、直流電圧の不均衡は10%に達します。すると、ある素子は5.5kVの電圧に常時さらされることになり、隣接する素子に比べて劣化が加速します。

続くディレーティングはスタック全体にとって悲観的なものであり、設計ではマッチングによって解消されるはずだった許容誤差をカバーする必要があるためです。

問題点３：漏洩スプレッドがDCバランスを崩す

バランス抵抗器の容量が大きすぎると、素子の漏れ電流が除算の主要因となる。クラスII部品は漏れ電流の値が桁違いに異なるため、温度変化によってバランスがずれてしまう。

ネットワークをルールに基づいて設定する：スタック内のどの要素においても、最悪の場合の漏洩量の少なくとも10倍の残高を維持する。

問題点4：一時的な共有とDC共有の不一致

直流で平衡状態にあるスタックは、抵抗×容量の積が不均等であるため、点火エッジを不均等に共有する。最も速い素子が最初の電流スパイクを受ける。

繰り返しパルスが加わることで、その要素が優先的に侵食され、スタックの余裕は、すでに最も負荷のかかっていた部分から生じる。

4. 設計手順

戦略1：容量が一致するクラスIコンデンサを使用する

選択 N4700 ディスクはベンチテストで測定され、スタックごとにグループ化されており、互いに±1%以内の誤差に収まっています。バイアス安定型の静電容量により、全電圧範囲にわたってAC分圧が公称値に維持されます。

これはクラスIIフィードバック問題の根本的な解決策です。バイアス安定素子はスタックが充電される際に隣接する素子に電圧を放出しません。スタックがパルスエネルギーも蓄積する必要がある場合、 フィルムコンデンサ 大部分の電荷はディスクが運び、電圧はディスクが運ぶ。

戦略2：バランス抵抗器の寸法を決定してリーク電流を抑制

R_balは、I_balが最悪の場合の素子リーク電流の少なくとも10倍になるように選択してください。N4700のリーク電流は小さく安定しているため、100MΩのネットワークを使用すれば、優位性と管理しやすい1.25Wの電力予算の両方を実現できます。

　 グレード別抵抗器 素子電圧とポッティングされたアセンブリが提供する沿面距離に基づいて定格が定められています。抵抗器の耐電圧は、抵抗値と同様に重要です。

戦略3：スタックごとに抵抗器を一致させる

±1%の精度を持つ高電圧抵抗器を選定し、組み立て前にそれぞれを4線式測定法で測定する。入荷在庫に余裕がある場合は、5個の抵抗器を互いに0.2%以内の精度でグループ化する。

これにより、DC不均衡が2%以内に抑えられ、許容誤差によるディレーティングが解消されます。カタログ部品の±5%と比較して、使用可能なスタック電圧が8%向上します。

戦略4：等時定数条件を強制する

スタック全体で R_i × C_i が均一であることを確認し、測定値がずれている箇所にトリムコンデンサを追加します。これにより、点火エッジ時の過渡分圧が直流分圧と等しくなります。

熱サイクル後の製品の状態を確認してください。抵抗値が1%変動する抵抗器は、その抵抗器自身の分だけ値が変動し、スタック全体で変動が対称的ではありません。

戦略5：PD用の画面要素と組み立てられたスタック

各素子の動作電圧における部分放電（PD）レベルが5 pC未満であることを確認してください。次に、組み立てたスタックを定格電圧の1.2倍、つまり25 kVスタックの場合は30 kVで動作させてください。

熱サイクル後にスタックテストを繰り返してください。5つの良質な部品があっても、静かな構造にはなりません。

戦略6：運用条件全体にわたるバランスを確認する

低バス電圧および高バス電圧、-25℃および+85℃の温度、そして点火パルス発生時において、各素子のV_iを測定する。各素子のV_iはV_total/nの5%以内に収まるようにする。

スタックが接地されたフレームの近くにある場合は、沿面距離も確認してください。最上部の要素で表面フラッシュオーバーが発生すると、バランス設計全体が無効になります。

コンポーネントパラメータ	標準値	試験条件
定格出力（HVRシリーズ）	50℃で70W	アルミハウジング、フリーエア
抵抗値	10 kΩ ±5%	25℃基準
使用電圧	10 kV AC/DC	連続的な
パルス耐性	30 kV、10 µs	10パルス、IEC 60110クラス
温度係数（抵抗）	±50ppm /°C	−55℃～+155℃
絶縁抵抗	1000V DCで1GΩ以上	最小沿面距離 25 mm
サージ電流耐性	100msで1A	非誘導巻線

5. 積層点火装置用HVCコンデンサ

ここで選択を左右する3つの要件は、バイアスによって変化しない静電容量、バランスを計算できるほど低いリーク電流、そしてスタック電圧の分担において安定した動作を維持するボディです。HVCは、これらの要件を満たすN4700ディスクを製造しています。

このノードで重要な6つのパラメータ

• N4700（T3M）クラスI誘電体、誘電率±30 ppm/℃。1 kVで計算された交流電圧は20 kVでも維持されるため、25 °Cで設計されたバランスは70 °Cでも維持される。
• tanδは0.1%未満です。発熱体は持続的な点火運転中に自己発熱しないため、スタックのバランスは運転時間に依存しません。
• 電圧範囲は1kVから100kVまでです。25kVスタックでは、6kVディスクを5枚、または12kVディスクを3枚使用することができ、設計者は素子数とのトレードオフを選択できます。
• 素子あたりのPDは5 pC未満。単一のディスクが放電源となって電界を再分配し、点火フィードバックにノイズを注入することはない。
• 厳密で文書化された許容誤差。HVCはロットごとに静電容量の許容誤差と温度特性を公開しているため、時定数のマッチングは計算によって行われます。
• 数kVの積層構成で実証済み。HVC 40kV/441pFのネジ端子部品は、高電圧現場サービスプログラムにおいて一流ブランドのコンデンサに取って代わり、国内のOEMメーカーの間で採用が拡大しています。

配送とサポート

マッチしたエレメントセットは6～10週間で出荷されます。同じファミリーはラジアルリードディスクと ドアノブコンデンサ スタックの現在の需要が増加する場所。

素子マッチングは、HVC抵抗器または独自の抵抗器と組み合わせることができます。 サンプリング抵抗器 在庫品目、および組立報告書には、ノードごとの測定値が記録されます。

HVC部品は、電気的パラメータとパッケージ寸法に適合します。 ビシェイTDKおよび村田製作所の部品を使用しているため、1回のデータ交換でスタックの再認定が可能です。

目標電圧、素子電圧クラス、および過渡プロファイルを送信してください。HVCは、スタック構成、平衡抵抗値、および予想される不平衡範囲を返します。

6。 よくある質問

Q1：25kVのスタックにはなぜ5つの要素が必要なのですか？

実用的なセラミックディスクは、それぞれ数キロボルトの定格電圧を持つため、6kVのディスクを5枚使用すれば、25kVの負荷に対して30kVの定格電圧が得られます。これは、ほとんどの点火装置設計で求められる20%の定格低下率に相当します。12kVのディスクを3枚使用するという選択肢もありますが、物理的な形状が異なります。

Q2：電力系統のバランス調整にかかる費用はどれくらいですか？

P_bal = n × (V_total/n)² / R_bal。100 MΩ、25 kVの素子が5つある場合、ストリング全体で1.25 Wとなり、バランス電流は50 µAです。この代償は、スタックの蓄積エネルギーではなく、ポッティングされたアセンブリの熱予算で支払われます。

Q3：バランス抵抗器はどの程度の締め付けが必要ですか？

ディレーティングが許す限り厳密に調整します。DCアンバランスは抵抗器の許容誤差の2倍に制限されるため、±1%の部品では2%、±5%の部品では10%となります。5つの抵抗器を0.2%の精度でマッチングさせることで、ほぼすべての項が除去されます。

Q4：バランス抵抗器の大きさを制限する要因は何ですか？

素子のリーク電流。リーク電流が分割を支配する場合、バランスは温度によって変動し、クラスII素子では桁違いの差が生じます。I_balは、最悪の場合の素子リーク電流の少なくとも10倍に保ってください。25kVの場合、これは5µAの上限に対して50µAを意味します。

Q5：スタック全体でR×Cを一致させる理由は何ですか？

つまり、過渡応答の分割は直流応答の分割と等しくなります。点火エッジは高速な現象であり、それを共有する要素は抵抗ではなく静電容量です。RC積が等しいため、2つの分割はあらゆる周波数で一致します。

Q6：スタックが安全であることを証明するテストは何ですか？

定格電圧の1.2倍（ここでは30kV）で、5pCの制限値でスタックレベルの部分放電試験を、熱サイクル後に繰り返した。素子ごとのスクリーニングだけでは、部品間に電荷を閉じ込める構造を検出できない。

7。 リファレンス

1. E. クッフェル、WS ザングル、J. クッフェル、 高電圧工学の基礎第2版​​、ニューネス、2000年。
2. N. モハン、TM アンダーランド、WP ロビンス、 パワーエレクトロニクス：コンバータ、応用、設計、第3版、Wiley、2003年。
3. MIL-HDBK-217F 通知 2、 電子機器の信頼性予測、1995。
4. IEC 60384-1:2021、 電子機器用固定コンデンサ - パート1：一般仕様第6版。ジュネーブ：IEC、2021年。
5. V.ベリャエフ、 真空中における絶縁体の表面フラッシュオーバーのモデル、Proceedings ISDEIV. 18th International Symposium on Discharges and Electrical Insulation in Vacuum、pp. 151-154、1998年。https://doi.org/10.1109/deiv.1998.740596。
6. US 8,570,711、 多層セラミック電子部品 (1～5 kV MLCC のアーク放電抑制)、サムスン電機株式会社、2013 年特許取得、https://www.freepatentsonline.com/8570711.html。
7. セラミックコンデンサーの利用 3 kV (C0G/NP0 vs X7R/Y5S の安定性に関する議論)、Forum Retrotechnique、https://forum.retrotechnique.org/t/utilisation-des-condensateurs-ceramiques-3kv/115858 。
8. IEC 61071:2017、 パワーエレクトロニクス用コンデンサ、第2.0版。ジュネーブ：国際電気標準会議、2017年。
9. IEC 60270:2025、 高電圧試験技術 - 部分放電の電荷ベース測定第4版。ジュネーブ：IEC、2025年。
10. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com