プラズマ点火スイッチ用二層式RCスナバ整合回路

プラズマ点火スイッチ用二層式RCスナバ整合回路

抽象

RC回路の1つの分岐回路では、ターンオフエネルギーの吸収、ループリングの減衰、オーバーシュートの抑制を同時に行うことはできません。なぜなら、これら3つの機能にはそれぞれ異なる部品値が必要となるからです。本稿では、600V、60Aのプラズマ点火スイッチの計算を行い、2つの分岐回路が共有ループインダクタンスを介してどのように相互作用するかを示し、分岐回路の分離を証明する整合ルールとインピーダンススイープの結果を示します。

はじめに

プラズマ切断電源段における各スイッチングノードは、効率と耐久性のトレードオフの関係にある。スイッチング損失を低く抑えるため、スイッチは高速にオフになるが、ループインダクタンスの高速オフによって電圧スパイクが発生する。

古典的な単一RCスナバ回路は、スイッチの両端に抵抗器とコンデンサをそれぞれ1つずつ配置する。これらの2つの部品は、蓄積されたエネルギーを吸収し、ループ共振を抑制し、オーバーシュートをクランプする役割を担う。

この3つの役割は相反する。小型コンデンサは回路をしっかりと固定し、吸収するエネルギーは少ない。大型コンデンサはエネルギーを吸収し、ループインダクタンスと共鳴する。抵抗器は共鳴を抑制するのに十分な大きさでなければならず、かつコンデンサを各サイクルで放電させるのに十分な小ささでなければならない。

二層構造のスナバ回路は、エネルギー特性に合わせた回路と帯域幅に合わせた回路という、それぞれの役割を分離します。両回路のループインダクタンスが同じであるため、設計上の重要な要素はインピーダンス整合にあります。

2. コアメカニズム

2.1 単一分岐限界

単一のスナバ回路は、周波数に依存するインピーダンスを示す。

Z_snub(ω) = R_s1 + 1 / (jω × C_s1)

ここで、Z_snubは分岐インピーダンス、R_s1は直列抵抗、C_s1は直列容量、ωは角周波数である。

ループの減衰は、同じ2つの要素から成り立っています。

ζ = R_s1 / (2 × √(L_loop / C_s1))

ここで、ζは減衰係数、R_s1はスナバ抵抗、L_loopは整流ループインダクタンス、C_s1はスナバ容量である。

臨界減衰には R_s1 ≈ 2 × √(L_loop / C_s1) が必要です。エネルギー吸収には大きな C_s1 が必要です。大きな C_s1 は減衰のために R_s1 を小さくすることを強制し、小さな R_s1 はスナバが毎サイクルスイッチから大きな放電電流を引き出すことを可能にします。

2.2 エネルギー層のサイズ決定

エネルギー層は、電圧上昇をオーバーシュート制限値内に抑えながら、ターンオフ時のエネルギーを吸収します。電圧上昇は電荷バランスによって決まります。

ΔV_1 = L_loop × I² / (2 × C_s1 × V_bus)  ,  C_s1 ≥ L_loop × I² / (2 × V_bus × ΔV_ov)

ここで、ΔV_1はエネルギー層全体の電圧上昇、L_loopはループインダクタンス、Iはスイッチング電流、C_s1はエネルギー層容量、V_busはバス電圧、ΔV_ovは許容オーバーシュートである。

L_loop = 200 nH、I = 60 A、V_bus = 600 V の場合、蓄積されるループエネルギーは 0.36 mJ です。100 V のオーバーシュート制限では少なくとも 6 nF が必要となるため、10 nF の部品を使用すれば 50% の余裕があります。

その部分は電圧上昇を60Vに抑えており、これは許容範囲内に十分収まっている。また、直列抵抗も簡単に設定できる。8.9Ωでループの臨界減衰が得られる。

2.3 減衰層のサイズ決定

減衰層は、エネルギー層が容量性となるループのリング周波数で機能します。リング周波数と整合抵抗は次のとおりです。

f_r = 1 / (2π × √(L_loop × C_s2))  ,  R_s2 ≈ √(L_loop / (C_s1 + C_s2))

ここで、f_r はリング周波数、L_loop はループインダクタンス、C_s2 は減衰容量、R_s2 は減衰抵抗、C_s1 + C_s2 はリングが見る容量です。

1 nFの減衰コンデンサを使用すると、リングの周波数は11.25 MHz、周期は89 nsになります。整合抵抗は、2つの層の合計を使用した場合4.3 Ω、C_s2のみを使用した場合14.1 Ωです。

その違いは、2分岐設計が考慮しなければならない相互作用です。エネルギー層は10 nFで、リングは11 nF全体を受け取ります。

2.4 2つのバンドを離しておく

各分岐には、それぞれのR×C積によって設定されるコーナー周波数があります。エネルギー層のコーナー周波数は89ナノ秒（1.8MHz）です。減衰層のコーナー周波数は4.3ナノ秒（37MHz）です。

分離ルールはこれらの数値から導き出される。

R_s1 × C_s1 ≥ 10 × R_s2 × C_s2

ここで、R_s1 × C_s1 はエネルギー層の時定数、R_s2 × C_s2 は減衰層の時定数である。20 倍の分離により、各ブランチはそれぞれのバンド内に収まる。

角が近づくと、一方の分岐が他方の分岐の帯域を支配するようになる。その症状は、どちらの分岐だけでは説明できない、ノードインピーダンスの中間帯域における共振であり、スイッチノード波形上に2つの周波数によるビートとして現れる。

損失予算も同様の配分となる。エネルギー層は、立ち上がり電圧が100Vの制限値に達した場合2.5W、動作点である60Vでは0.9Wを消費する（チョッピング周波数50kHzの場合）。ダンピング抵抗器は数百ワットの短時間ピーク電力を消費するため、低インダクタンスのボディが必要となる。

図1 — エネルギー層は60Vの立ち上がりで0.36mJのエネルギーを消費し、減衰層は10nF層では到達できない11.25MHzのリングで動作します。

3. エンジニアリング上の課題

問題点1：単層構造の妥協点

RC回路の分岐回路1つでは、エネルギーを吸収し、リングを減衰させ、オーバーシュートを抑制するという3つの機能を同時に果たすことはできません。単一分岐回路の設計は、必ず何らかの点で過剰設計となり、別の点では不足設計となってしまいます。

過大サイズの場合はスナバ損失として現れ、基板が発熱します。一方、不足サイズの場合はスイッチノードに残留リンギングとして現れます。両者は互いに逆方向に作用するため、同時に修正されることはほとんどありません。

問題点2：2つのレイヤーは共有ループを介して相互作用する

設計者は2つの分岐を別々に設計し、それらがLループを共有していることを無視する。その結果、合成された応答は、2つのコーナー間のミッドバンド共振を示す。

計算ミスはよくあることです。減衰抵抗は2つの静電容量の合計に依存し、C_s2だけを使用すると4.3Ωではなく14.1Ωになってしまいます。

問題点3：コーナーのずれによりレイヤーが再結合される

クラスIIコンデンサの場合、機械の温度上昇とバス電圧の上昇に伴い、2つの角の間隔が徐々に広がっていきます。試運転時に一致していた層同士が、数か月後に再び相互作用を起こすのです。

リングは目に見える故障箇所なく戻ってきた。15%の静電容量損失により減衰角が15%移動するが、これは第2層が保持していたバンドを再び開くのに十分な量である。

問題点4：スナバ損失は熱試験を行うまで目に見えない

エネルギー層はサイクルごとにエネルギーを消費する。デューティサイクルに対して抵抗値が小さすぎると、過熱して値が変動し、シフトが進むにつれて減衰特性が低下する。

100Vのオーバーシュート制限では、50kHzにおいて2.5Wの損失が発生します。この位置に1Wの抵抗器を配置すると、温度上昇が200℃に達し、生産開始から1週間以内に故障します。

4. 設計手順

戦略1：サイズを決める前にL_loopを測定する

既知のコンデンサを持つ減衰のないノードのリング周波数を使用して、L_loop を計算します。1 nF の部品が 11.25 MHz でリングする場合、f_r = 1 / (2π × √(L × C)) なので、200 nH になります。

回路図から値を推定してはいけません。レイアウトがループの性能を左右するため、計算値の80 nHと測定値の200 nHの差は、下流のすべての数値に影響を与えます。

戦略2：エネルギーバランスに基づいてエネルギー層のサイズを50％の余裕をもって決定する

C_s1 ≥ L_loop × I² / (2 × V_bus × ΔV_ov) を使用すると、200 nH、60 A、600 V、100 V の制限で 6 nF になります。10 nF を取り付けて実際の立ち上がりを確認すると、60 V になります。

選択 N4700 ±30 ppm/℃の係数を持つ部品。そのため、筐体の温度が上昇しても吸収能力は低下しない。

戦略3：減衰層を合成容量に合わせて調整する

R_s2 = √(L_loop / (C_s1 + C_s2)) を計算し、このノードには 4.3 Ω を使用します。 厚膜抵抗器 部品または低インダクタンスの巻線抵抗器を使用する。なぜなら、抵抗器自体のESLが10MHz以上の周波数での減衰性能を決定するからである。

スイッチノード波形が単一の減衰リングを示していることを確認してください。2つの周波数のビートは、層がまだ結合していることを意味します。

戦略4：2つの角を10年間離しておく

R_s1 × C_s1 が R_s2 × C_s2 の少なくとも 10 倍であることを確認してください。この設計では、4.3 ns に対して 89 ns で 20 倍に達します。

100kHzから50MHzまでノードインピーダンスを掃引し、2つの角の間でスムーズな遷移を確認することで、ルールを検証します。掃引の中央に現れるピークは、カップリング特性です。

戦略5：デューティサイクル損失から抵抗定格を選択する

エネルギー層について P_loss = 0.5 × C_s1 × ΔV² × f_sw を計算し、2倍のマージンを適用します。100 V の制限では、50 kHz で 2.5 W となるため、5 W の部品が最小となります。

小さな フィルムコンデンサ 抵抗器の寄生インダクタンスが高周波減衰に影響を与える場合は、抵抗器の端子間に電流を流します。フィルム部分は、直流経路を変更することなく、抵抗器の等価直列インダクタンス（ESL）をバイパスします。

戦略6：運用マトリックス全体で検証する

スイッチノード波形を-25℃から+85℃まで、バス範囲全体およびチョッピング周波数範囲全体にわたってスイープします。各コーナーでオーバーシュート、リング減衰、および整定時間を確認します。

最後のパラメータを1回のスイッチング期間内に±5%以内に調整します。1台のオシロスコープで取得した3つの数値で、設計全体を捉えることができます。

コンポーネントパラメータ	標準値	試験条件
定格出力（HVRシリーズ）	50℃で70W	アルミハウジング、フリーエア
抵抗値	10 kΩ ±5%	25℃基準
使用電圧	10 kV AC/DC	連続的な
パルス耐性	30 kV、10 µs	10パルス、IEC 60110クラス
温度係数（抵抗）	±50ppm /°C	−55℃～+155℃
絶縁抵抗	1000V DCで1GΩ以上	最小沿面距離 25 mm
サージ電流耐性	100msで1A	非誘導巻線

5. 2つのスナバ層用のHVCコンデンサ

今回の選定にあたっては、温度変化に左右されない静電容量、両分岐における低損失、そしてマシンの最高dv/dtノードにおける静音性という3つの要件を満たす必要があります。HVCは、これらの要件を満たすN4700部品を製造しています。

このノードで重要な6つのパラメータ

• N4700（T3M）クラスI誘電体、誘電率±30 ppm/℃。100℃の温度変化に対してコーナー分離は0.3%以内に収まるため、バンドは装置の寿命期間中、分離した状態を維持します。
• tanδは0.1%未満です。両層とも内部損失がごくわずかであるため、ネットワークは低温に保たれ、減衰に関与するESRは温度とともに増加しません。
• 電圧範囲は1kVから100kVまでです。1つの製品ファミリーで、600Vチョッパスナバと25kV点火スナバを1つの認証ファイルでカバーできます。
• シールドされたすべての部品において、PDは5 pC未満です。スナバ回路は最も高いdv/dtノードに配置されており、ゲート回路およびセンス回路に広帯域バーストを注入しません。
• 厳密な公差に加え、公開されているインピーダンス曲線。±5%の値と測定データにより、エンジニアは計算によってコーナー間隔を厳密に管理できます。
• 高精度パルスシステムにおいて実績のあるHVC 40kV/441pFネジ端子部品は、高電圧フィールドサービスプログラムにおいて一流ブランドのコンデンサに取って代わり、国内のOEMメーカーの間で採用が拡大しています。

配送とサポート

標準値は4～8週間で出荷され、マッチドペアは6～10週間で出荷されます。同じファミリーにはラジアルリードディスクと ドアノブコンデンサ より大きな容量層の場合。

HVC部品は、電気的パラメータとパッケージ寸法に適合します。 KEMETとMurataの部品を使用しているため、相互参照チェックには1回のデータ交換で済みます。

測定されたループインダクタンス、スイッチング電流、およびオーバーシュート制限値を送信してください。HVCは、2層の値、予想される合成インピーダンス曲線、および検証計画を返します。

6。 よくある質問

Q1：なぜもっと大きなコンデンサを1つ使わないのですか？

1つの分岐が2つの周波数帯域に属することはできないためです。10 nFの層は60 Vの立ち上がりを維持し、0.36 mJのエネルギーを吸収しますが、11.25 MHzのリングよりもかなり前に容量性になるため、ループを減衰させることはできません。1 nFの層は、リングに必要な抵抗を追加します。

Q2：なぜダンピング抵抗は14.1Ωではなく4.3Ωなのですか？

リングは2つの静電容量の合計を認識するため、R_s2 ≈ √(L_loop / (C_s1 + C_s2)) は √(200 nH / 11 nF) となり、4.3 Ω となります。C_s2 のみを基準にすると 14.1 Ω となり、ダンピング層は追加されたリングの減衰を弱めてしまいます。

Q3：エネルギー層はどの程度のオーバーシュートを許容しますか？

スイッチが保持できる容量は、ΔV_1 = L_loop × I² / (2 × C_s1 × V_bus) で表されます。200 nH、60 A、600 V、10 nF の場合、立ち上がりは 60 V です。100 V の制限には 6 nF しか必要ないため、10 nF の部分には 50% の余裕があります。

Q4：89 nsのコーナーは何を意味しますか？

これはエネルギー層自身の時定数 R_s1 × C_s1 であり、1.8 MHz に相当します。減衰層のコーナー周波数は 4.3 ns、つまり 37 MHz です。この 20 倍の間隔を保つことで、一方の層が他方の帯域を支配してしまうのを防ぎます。

Q5：スナバ回路はどれくらいの電力を消費しますか？

P_loss = 0.5 × C_s1 × ΔV² × f_sw。100 Vの制限値と50 kHzでは、エネルギー層で2.5 W、60 Vの動作点で0.9 Wとなります。抵抗器は最悪のケースを想定して2倍の余裕を持たせてサイズを決め、ピーク電力が異なるため、ダンピング抵抗器は別個にしてください。

Q6：2つの層が一致していることを証明する根拠は何ですか？

測定項目は2つです。スイッチノード波形は、オーバーシュートが許容範囲内の単一減衰リングを示す必要があり、100kHzから50MHzまでのノードインピーダンス掃引は、中間帯域にピークがなく、滑らかで単調である必要があります。2つ目のテストは、層間相互作用を検出するものです。

7。 リファレンス

1. E. クッフェル、WS ザングル、J. クッフェル、 高電圧工学の基礎第2版​​、ニューネス、2000年。
2. N. モハン、TM アンダーランド、WP ロビンス、 パワーエレクトロニクス：コンバータ、応用、設計、第3版、Wiley、2003年。
3. MIL-HDBK-217F 通知 2、 電子機器の信頼性予測、1995。
4. IEC 60384-1:2021、 電子機器用固定コンデンサ - パート1：一般仕様第6版。ジュネーブ：IEC、2021年。
5. DN ドナホー、M. ペヒト、IK ロイド、S. ガネサン、 湿気による多層セラミックコンデンサの劣化、Microelectronics Reliability、vol. 46、no. 2-4、pp. 400-408、2006年。https://doi.org/10.1016/j.microrel.2005.05.008。
6. 富士IGBTアプリケーションマニュアル、第5章 ― 保護回路設計（REH984）富士電機、REH984、https://www.fujielectric.com/device/semi/technical/application/pdf/REH984/REH984_05.pdf 。
7. Infineon FF300R17KE4Pを保護するためのスナバ回路の推奨に関するリクエスト、Infineon開発者コミュニティ、https://community.infineon.com/t5/IGBT/Request-for-Snubber-Circuit-Recommendation-for-Protecting-Infineon-FF300R17KE4P/td-p/1241451 。
8. GB/T 6346.1-2024、 電子機器用固定コンデンサ 第1部：总规范 (電子機器で使用する固定コンデンサ – パート 1: 一般仕様)。北京: 国家市场监督管理总局、2024 年。
9. IEC 61071:2017、 パワーエレクトロニクス用コンデンサ、第2.0版。ジュネーブ：国際電気標準会議、2017年。
10. HVCアプリケーションエンジニアリングチーム、 高電圧セラミックコンデンサ 技術リソース、https://www.hv-caps.com